CC BY
65Компоненты и технологии, № 3'2004
XC166 - новое семейство 16-разрядных микроконтроллеров
фирмы Infineon
Статья посвящена 16-разрядным Flash-микроконтроллерам семейства XC166 (XC161, XC164 и XC167), основанным на новой усовершенствованной архитектуре C166S V2.
Виктор Белецкий, к. т. н.
Сегодня глобальный рынок микроконтроллеров в значительной степени во власти 8-и 16-разрядных микроконтроллеров. Сегмент 32-разрядных приборов относительно мал, но наблюдается тенденция к его росту. Аналитики отмечают, что в ближайшем будущем в автомобильных применениях львиную долю рынка будут зани-мать16-разрядные приборы. Несмотря на некоторое снижение спроса на автомобильные микроконтроллеры в 2001 году в связи с экономическим спадом, уровень спроса на 16-разрядные микроконтроллеры продолжает расти, что объясняется возрастающей потребностью в комплексной автоматизации управления автомобилем. Например, в современном автомобиле повышенной комфортности BMW745i используется около 60 микроконтроллеров.
С начала 2001 года, в ответ на растущие потребности рынка, автомобильное и промышленное подразделение микроконтроллерного отделения фирмы 1пАпеоп выпустило несколько новых приборов: 8-разрядные приборы класса «система-на-кристалле» (С868), новое поколение 16-разрядных БЫЬ-микроконтроллеров (ХС161, ХС164 и ХС167) и новый участник признанного 32-разрядного семейства микроконтроллеров ЛИБО (ТС1765). Новые микроконтроллеры предоставляют разработчикам промышленных и автомобильных применений возможность существенного снижения стоимости разработки, значительно сокращая время проектирования и вывода на рынок конечного продукта. Разработанные специально под жесткие требования промышленных и автомобильных применений, все новые 8-, 16- и 32-разрядные семейства гарантируют плавный переход от ранее разработанных семейств к новым приборам.
Фирма ¡пйпеоп позиционирует эти приборы преимущественно как микроконтроллеры для автомобильных применений (приборные панели, оборудование автомобильных салонов, интеллектуальные фары, подушки безопасности, электроусиление рулевого управления, приводы). В то же время особо отмечается возможность использования микроконтроллера ХС167 для управления при-
водом промышленного назначения, в средствах управления промышленным производством. Отличительные особенности:
• усовершенствованное синтезируемое высокопроизводительное 16-разрядное ядро CPU C166S V2 с 5-уровневым конвейером и поддержкой DSP-операций встроенным блоком MAC;
• работа с частотой тактирования CPU до 40 МГц (длительность командного цикла 25 нс);
• линейное пространство адресов кодов и данных объемом 16 Мбайт;
• 8 кбайт (XC161CJ и XC167CI) или 6 кбайт (XC164CS) встроенной RAM;
• 128 кбайт современной Flash (у XC164CS также и EEPROM) памяти программ;
• гибкий синхронный интерфейс внешней шины;
• система прерываний с 16 уровнями приоритета (8 групп уровня приоритета);
• встроенный контроллер отладки с интерфейсом контроллера JTAG;
• гибкое управление системой, встроенной периферией и распределением питания;
• мощные подсистемы, ориентированные на применения интеллектуальной периферии (см. таблицу);
• диапазон рабочих температур — от -40 до +125 °C;
• напряжение питания: ядро — 2,5 В, порты — 5 В. В таблице 1 отражены основные характеристики
микроконтроллеров серии XC166. В этой же таблице, для сравнения, приведены данные по одному из микроконтроллеров серии C166. Тех, кто хорошо знаком с микроконтроллерами серии С166 или хотел бы подробнее ознакомиться с отличиями архитектур микроконтроллеров серий XC166 и C166, отсылаем к документу AP1631~ru, размещенному на сайте www.cec-mc.ru.
В архитектуре микроконтроллеров XC166 хорошо сбалансированы преимущества RISC, CISC и DSP-процессоров в сочетании с усовершенствованной подсистемой периферии.
Взаимодействие CPU с памятью, в том числе внешней, организуется посредством блоков управления PMU (управляет доступом к блоку памяти
Компоненты и технологии, № 3'2004
Таблица 1. Основные характеристики микроконтроллеров семейства ХС166 в сравнении с представителем семейства С166
Тип прибора Такт. частота (макс), МГц Тактовые генераторы Длит. командного цикла, нс Напряжение питания, В ROM/OTP/Flash, байт RAM, байт Линейное простр. адресов кодов и данных Линий I/O ADC, каналов/ разрядов S * S У Ä t— ^ ф & -5.S &«о ф ■sw >s 8 Каналов захвата/ сравнения Прерывания векторов/уровней Последовательный I/O о cc Интерфейс HDLC/CAN 2.0B OCDS/JTAG Аппаратный Power Down WDT/генератор WDT Встроенный загрузчик Корпус
Семейство C166
C164 C164CI-8EM/-8E25M 20/25 PLL/ Prescaler/ Direct Input 100/80 5 64К OTP 4К 4 MB 59 8/10 5 (GPT12) 8 (CAPCOM12) 32/16 ASC + SSC + CAN - Есть + режимы Power Saving +/+ + P-MQFP-80
Семейство XC166
XC161 XC161CJ-16F20F 20 PLL/ Prescaler/ Direct Input 50 5 128К Flash 8К 16MB 103 12/10 5 (GPT12E) 8 (CAPCOM12) 74/16 2xASC + 2xSSC + I2C + J1850 + z A C ~z + Есть + режимы Power Saving +/+ + P-TQFP-144
XC161CJ-16F40F 40 25
XC164 XC164CS-16F20F/-16F40F XC164CS-16R20F/-16R40F 20/40 50/25 128К Flash 128К ROM 6К (8К) 79 14/10 32 (CAPCOM12 + CAPCOM6) 75/16 ASC + 2xSSC + P-TQFP-100
XC164CS-8F20F/-8F40F XC164CS-8R20F/-8R40F 64К Flash 64К ROM 4К
XC167 XC167CI-16F40F 40 PLL 25 128К Flash 8К 103 16/10 74/16 2xASC + 2xSSC + I2C - P-TQFP-144
программ и к внешней памяти) и ЭМИ (управляет поступлением данных из памяти данных и периферии), связанных к тому же с контроллером внешней шины (ЕВС).
Блоки встроенной памяти позволили реализовать очень компактный кристалл, обеспечивающий высокую производительность в самых разных областях применений (в вычислительных средствах, средствах управления и коммуникации и т. п.). И блоки встроенной памяти (память программ и 8ИЛМ, двухпортовая ИЛМ, 8ИЛМ данных) и подсистема встроенной периферии соединяются посредством раздельных шин. Еще одна шина, ЬХВш, используется для соединения с внешними и рядом встроенных дополнительных ресурсов. Расширенная структура шин повышает общую производительность
системы, обеспечивая одновременную работу различных подсистем.
В качестве базового, при рассмотрении микроконтроллеров серии XC166, возьмем микроконтроллер XC161CJ. Блок-схема этого микроконтроллера приведена на рис. 1.
Поскольку в первую очередь основные характеристики микроконтроллеров зависят от используемого ядра, то знакомство с микроконтроллерами серии XC166 начнем с рассмотрения ядра C166S-V2, блок-схема которого показана на рис. 2.
Основными блоками ядра CPU, как видно на рис. 2, являются:
• Высокопроизводительный блок выборки команд (Instruction Fetch Unit — IFU), располагающий широкополосным интерфейсом выборки, FIFO команд, стеком возвра-
та и обеспечивающий высокоэффективную обработку ветвлений, вызовов и циклов с предсказанием потока команд.
Блок обработчика включений-исключений, организующий обработку запросов прерываний, обработку аппаратных непредусмотренных ситуаций (Hardware Traps). Конвейер команд (Instruction Pipeline — IPIP) с 5-уровневым конвейером исполнения и 2-уровневым конвейером выборки команд с упреждением и обходом.
Блок адресов и данных (Address and Data Unit — ADU) с 16-разрядным арифметическим устройством формирования адресов и блоком адресов DSP с установкой специального адреса и указателей смещения. Арифметико-логическое устройство (Arithmetic and Logic Unit — ALU) с блоком
DPRAM up to 2 К
(Start Up ROj 8 К
niM>
11
SRAM up to 2 К
<—►
Program Flash {with ECC) 128 К
PMI
2x16
XC161
PMU
.64
C166SV2 CPU
Break Interface Trace Interface Injection Interface
DMU
_EmujatoHnterfac0ii[OCE]_
I
CAP
COM2
ADC
RTC
TMC
JTAG
OCDS
Cerberus
High Speed System Bus
Interrupt Controller
■ an4
Peripheral Event Controller
Data Memory up to 4 К
WDT <-> PLL
SCU CGU X
OSC
SSCI
Вп п
GPT12I ASCO
T
ASCI
SDLM
MC
£
Twin
CAN
LXBus
EBC Config Block
External Bus Interface
External Multiplexer Block
16,
_r
External Bus
Ports
Ports
Legend for Peripherals:
Etandarcfl Optional Peripherals Peripherals
Рис. 1. Блок-схема микроконтроллера XC161CJ
Компоненты и технологии, № 3'2004
1 і ' її
Internal Program Memory PMU
•S 'S S < 11
System-Bus
CPU
С5Р 1 IP
CPUCON1 IFU
CPUCON2
CPUID
Return Stack
I VECSEG I
С
I n jectio n/ Exce ption Handler
W7W7
ADU
Multiply Unit
I MRW ~l
\V7
I MAH ~l
MAL I
MAC
Division Unit Bit-Mask-Gen.
Multiply Unit Barrel-Shifter
MDC \v/
PSW
MDH MDL
Zeros Ones
ALU
8- 8.
SRAM
DMU і 1 ‘ і 1
1 r і 1 r t
Peripheral-Bus Рис. 2. Блок-схема ядра CPU микроконтроллеров
System-Bus
Таблица 2. Карта памяти микроконтроллера XC161CJ*
Примечания
* Обращение к затемненным областям формирует обращение к внешней шине.
** Отмеченные символом «<» области несколько меньше указанных (см. столбец).
*** Ячейки не определенных регистров возвращают коды непредусмотренных ситуаций.
Пространства адресов Начальная ячейка Конечная ячейка Объем области** Примечания
Пространство Flash-регистров FFF000H FF'FFFFH 4 кбайт ***
Зарезервировано (Acc. trap) F8'0000H FF'EFFFH <0,5 Мбайт Минус Flash-регистры
Зарезервировано для PSRAM E0'0800H F7'FFFFH <1,5 Мбайт Минус PSRAM
SRAM-программ E0'0000H E0'07FFH 2 кбайт Максимум
Зарезервировано для памяти программ C2'0000H DF'FFFFH < 2 Мбайт Минус Flash
Flash-память программ C0'0000H CVFFFFH 128 кбайт
Зарезервировано BF0000H BF'FFFFH 64 кбайт
Область внешней памяти 40'0000H BE'FFFFH < 8 Мбайт Минус зарезервированный сегмент
Область внешнего I/O 20'0800H 3FFFFFH < 2 Мбайт Минус TwinCAN
Регистры TwinCAN 20'0000H 20'07FFH 2 кбайт
Область внешней памяти 01'0000H 1FFFFFH < 2 Мбайт Минус сегмент 0
Область RAM данных и SFR 00'8000H 00'FFFFH 32 кбайт Используется не полностью
Область внешней памяти 00'0000H 007FFFH 32 кбайт
8- и 16-разрядной арифметики, 16-разрядным циклическим сдвигающим устройством (Barrel Shifter), блоком умножения и деления, блоком 8- и 16-разрядной логики и блоком манипулирования битами.
• Блок умножения и аккумулирования (Multiply and Accumulate Unit — MAC) с 16-разрядным умножителем с формированием 32-разрядного результата, 40-разрядным аккумулятором с 40-разрядным циклическим сдвигателем, блоком управления повторами. 75% всех команд блока MAC выполняется за один цикл CPU.
• Регистровый файл (Register File — RF) — 5-портовый регистровый файл с тремя независимыми банками регистров.
• 3-входовый буфер обратной записи (Write Back Buffer — WB).
Использованная в микроконтроллерах XC166 новая архитектура C166S-V2 оптимизирована под выполнение высокопроизво-
дительных команд и минимальное время реакции (отклика) на внешние прерывания. В то же время интеллектуальный принцип построения интегрированной с ядром системы периферийных модулей позволяет значительно уменьшить загрузку вычислительного ядра (СРИ).
Основные отличия нового ядра от ядра С166:
• расширение конвейера (С 166 располагал 4-уровневым конвейером);
• более высокая тактовая частота и, следовательно, меньшая длительность рабочего цикла;
• выполнение практически всех команд за один цикл;
• выполнение ноль-циклового контекстного переключения;
• расширение 16-разрядного указателя стека до 24 разрядов.
В итоге ядро С1668 У2 обеспечивает более чем в два раза большую производительность
по сравнению со своим предшественником, ядром C166S V1, сохранив при этом совместимость по кодам, обеспечив простой переход от стандартных, уже эксплуатируемых микроконтроллеров семейства C166 к новому высокопроизводительному семейству XC166.
Память микроконтроллеров серии XC166 реализована по комбинированной гарвардской и фон-неймановской архитектуре. Память кодов и данных разделена (согласно гарвардской архитектуре), и такое физическое разделение позволяет организовать одновременный доступ как к кодам, так и к данным, увеличивая при этом производительность. Согласно фон-неймановской архитектуре, коды и данные размещаются в едином адресном пространстве, составляющем 16 Мбайт, что позволяет эффективно использовать память.
Расположенная в блоке IMB встроенная Flash-память кодов и констант микроконтроллеров XC166 занимает 128 кбайт адресного пространства и подразделяется на следующие сектора: четыре по 8 кбайт, один сектор 32 кбайт и сектор емкостью 64 кбайт. Flash-память, оснащенная встроенным механизмом коррекции ошибок (ECC), взаимодействует с CPU (через PMU) посредством 64разрядного интерфейса, что позволяет CPU считывать четыре 16-разрядные команды за один раз. Через блок PMU с CPU взаимодействуют также кэш-память программ (RAM емкостью 2 кбайт) и ROM начального запуска (Start up ROM).
Память данных организована из регистрового двухпортового ОЗУ (DPRAM) с обращением короткой адресацией и возможностью одновременного доступа для записи и чтения, а также блока памяти данных. К блоку памяти данных CPU обращается посредством 16-разрядного блока DMU.
Такая организация памяти позволяет CPU одновременно взаимодействовать с 64-разрядным кодом Flash-памяти и с тремя 16-разрядными источниками данных (два в двухпортовом ОЗУ и один источник данных памяти данных или периферии).
Через блок DMU посредством шины PD+Bus, полностью совместимой с шиной PDBus приборов семейства С166, происходит обмен данными между CPU и встроенной периферией. Также через блок DMU организуется взаимодействие CPU с внешней шиной.
Модули встроенной периферии микроконтроллеров семейства XC166 по своим функциям, за исключением модуля TwinCAN, практически полностью совпадают с аналогичными модулями периферии микроконтроллеров семейства C166. Набор и количество периферийных модулей для каждого прибора семейства XC166 показан в таблице 1. Здесь же отметим основные возможности модулей.
Модуль таймеров общего назначения (GPT12E) — очень гибкая структура многофункциональных таймеров-счетчиков, которую можно использовать в большом количестве связанных со временными промежутками задач, типа определения момента события и счета, определения ширины импульса и измерения скважности, генерации импульсов или их размножения. Модуль GPT12E со- www.finestreet.ru------------------------
Компоненты и технологии, № 3'2004
держит пять 16-разрядных таймеров, организованных в два отдельных модуля: GPT1 и GPT2. Каждый таймер каждого модуля может работать автономно или же может быть объединен с другим таймером того же самого модуля. Любой таймер может быть индивидуально сконфигурирован в один из четырех основных режимов работы:
• таймера;
• стробируемого таймера;
• в режим счетчика;
• в режим инкрементного интерфейса (только таймеры GPT1).
Максимальное разрешение таймеров модуля GPT1 — 8 циклов сигнала тактирования CPU. Максимальное разрешение таймеров модуля GPT2 составляет 4 цикла сигнала тактирования CPU.
Модули захвата и сравнения (CAPCOM1/2) управляют формированием последовательностей временных промежутков, поддерживая до 32 каналов с максимальным разрешением 16 tCL. Модули CAPCOM используются для:
• формирования импульсов и импульсных последовательностей;
• широтно-импульсной модуляции (PMW);
• цифро-аналогового преобразования;
• организации программного тактирования или регистрации времени, относящегося к внешним событиям.
Четыре 16-разрядных таймера (T0/T1 в CAPCOM1, T7/T8 в CAPCOM2) с перезагружаемыми регистрами формируют две независимых временных базы для массива регистров захвата и сравнения. Входной сигнал тактирования таймеров организуется программированием коэффициентов предварительного деления сигнала тактирования системы или же может быть организован сигналами переполнения и антипереполнения таймера T6 модуля GPT2.
Модуль захвата и сравнения CAPCOM6, которым оснащены микроконтроллеры XC164 и XC167, в первую очередь предназначен для формирования PWM-сигналов управления электродвигателями.
Временные последовательности формируются с использованием до трех 16-разрядных каналов захвата и сравнения и еще одного автономного 10-разрядного канала сравнения.
В режиме сравнения модуль CAPCOM6 формирует по два выходных сигнала (прямой и инверсный) по каждому каналу с промежутками запирания между импульсами (управление deadtime). Канал сравнения может формировать и одиночный выходной сигнал и, кроме того, может быть использован для модуляции выходных сигналов захвата и сравнения. В режиме захвата, по переходу сигнала на выводе входа, состояние таймера сравнения T12 сохраняется в регистре захвата.
Таймеры сравнения (16-разрядный T12 и 10-разрядный T10) являются таймерами свободного счета с тактированием сигналом предварительного делителя.
Аналого-цифровой преобразователь (ADC), выполняющий 10-разрядное преобразование за 2,85 мкс (минимум), имеется в каждом
микроконтроллере семейства XC166, однако количество мультиплексируемых каналов зависит от типа микроконтроллера и количества выводов корпуса. ADC реализован по методу последовательного приближения, диапазон измеряемых напряжений составляет от 0 до 5 В. Главным его отличием от ADC приборов семейства C166 стала встроенная автоматическая самокалибровка, корректирующая влияние температуры или условий работы микроконтроллера на результат преобразования, и функция Auto-Power-Down. Над результатом преобразования, записываемым в регистр, выполняется процедура обнаружения и защиты от ошибки переполнения. В тех применениях, для которых достаточно меньшего количества каналов входа аналогового сигнала, остающиеся входы каналов могут быть использованы как порты цифровых входов.
ADC поддерживает ряд режимов преобразования: однократное преобразование фиксированного канала, непрерывное преобразование фиксированного канала, однократное преобразование с автосканированием, непрерывного преобразования с автосканированием. Кроме того, в выполняемую последовательность преобразований может быть вставлено преобразование какого-то специфического канала.
Чтобы сократить непроизводительные затраты вызова и выхода из подпрограмм обработки прерываний, при каждой передаче результатов преобразования в память может быть использован контроллер событий периферии (PEC).
Модуль часов реального времени (RTC) — это в основном независимый таймер. Базовая частота RTC может быть запрограммирована посредством перезагружаемого таймера.
Новые возможности часов реального времени:
• формирование прерывания для активации микроконтроллера в заданное время;
• работа в синхронном системной частоте или асинхронном режимах;
• возможность отключения от питания микроконтроллера с подключением собственного источника питания.
Асинхронные и синхронные последовательные интерфейсы (ASCx) — обеспечивают последовательную связь между хост-микроконтроллером и другими микроконтроллерами, микропроцессорами или внешними периферийными устройствами. Интерфейсы ASCx поддерживают полнодуплексную асинхронную связь и полудуплексную синхронную связь. В асинхронном режиме пересылаются 8 или 9 битов данных с заданием контроля четности и количества стоповых битов. Для обеспечения надежности передачи данных выполняется контроль четности, фрейминга и переполнения. В синхронном режиме данные передаются или принимаются синхронно с сигналом тактирования, формируемым внутри ASC.
В дополнение к возможностям ASC микроконтроллеров семейства C166, ASC новых микроконтроллеров оснащены FIFO передачи и приема данных, в специальном асинхронном
режиме ASC0 поддерживают передачу данных IrDA с производительностью до 115,2 кбод с фиксированной или программируемой шириной импульса, поддерживают автоматическое определение бодовой скорости.
Для обеспечения многопроцессорной связи организован механизм распознавания адреса среди байтов данных. 13-разрядный генератор бодовой скорости обеспечивает формирование ASC0 отдельного последовательного синхросигнала с очень точной настройкой предварительным делителем, выполненным по схеме дробного делителя. Модулем формируются прерывания: по пустому буферу передатчика, по последнему биту фрейма, по полному буферу приемника, по ошибке и по запуску и окончанию автоматического детектирования бодовой скорости.
Быстродействующие синхронные последовательные каналы (SSCx) — поддерживают полно- и полудуплексную последовательную синхронную связь с производительностью до 20 Мбод (при частоте тактирования 40 МГц). Формат данных, направление сдвига, полярность синхросигнала и фаза программируются. Специальный бодгенератор позволяет настраивать все стандартные бо-довые скорости без настройки подсистемы тактирования. Модуль SSCx передает или получает символы длиной от 2 до 16 бит синхронно с сигналом сдвига, формируемым SSCx (в режиме ведущего) или внешним ведущим (в режиме ведомого). Сдвиг SSCx может начинать как с LSB, так и с MSB. Полностью поддерживаются все функции SPI. Для увеличения надежности пересылки данных используется ряд дополнительных возможностей обнаружения аппаратных ошибок.
Прерывания формируются модулем:
• по пустому передатчику;
• по полному приемнику;
• по ошибке;
• по запуску и окончанию автоматического
детектирования бодовой скорости.
Модуль канала последовательных данных
(SDLM). Опция модуля канала последовательных данных (SDLM), соответствующая спецификации SAE Class B J1850 модуляции с переменной шириной импульса (VPW) и по совместимому с Class B протоколу, обеспечивает последовательную связь через мультиплексируемую последовательную шину типа J1850 через внешний приемопередатчик шины J1850. Модуль, оснащаемый буферами приема и передачи по 11 байт, способен работать со стандартной производительностью 10,4 кбод или с высокой (4-кратной) производительностью 41,6 кбод.
Модуль шины I2C передает и принимает фреймы данных по двухпроводной PC-шине в соответствии со спецификацией IIC Bus. Оснащенный буферами приема-передачи модуль может работать, используя 7-или 10-разрядную адресацию в режиме ведомого, ведущего или в режиме со множеством ведущих.
Под управлением программы может быть установлено динамическое обращение к нескольким физическим шинам (до 3). Данные могут пересылаться с производительностью
Компоненты и технологии, № 3'2004
до 400 кбит/с. Назначенные модулю I2C два узла прерывания обеспечивают эффективное обслуживание прерываний и, кроме того, поддерживают работу через пересылки PEC.
Модуль TwinCAN заменил используемый в микроконтроллерах семейства C166 модуль CAN. Модуль взаимодействует с CPU посредством шины LXBus, работающей аналогично внешней шине. К шине LXBus подсоединены два (как опция) или один узел Full-CAN. Передача и прием CAN-фреймов обрабатываются в соответствии со спецификацией CAN V2.0 part B (active). Каждый из двух Full-CAN узлов может получать и передавать стандартные фреймы с 11-разрядными идентификаторами и расширенные фреймы с 29разрядными идентификаторами. Два узла CAN используют ресурсы TwinCAN модуля совместно, оптимизируя обработку трафика шины CAN и минимизируя нагрузку CPU.
Каждый из 32 возможных объектов сообщений может быть индивидуально назначен к одному из двух узлов CAN. Функцией шлюза обеспечивается автоматический обмен данными между двумя отдельными системами CAN шин, что способствует снижению загруженности CPU и улучшает поведение всей системы в реальном времени.
Сигнал тактирования битов в обоих узлах CAN формируется из сигнала тактирования периферии (fCAN) и может быть запрограммирован до скорости передачи данных в 1 Мбод. Каждый узел CAN соединяется с приемопередатчиком шины парой выводов приема и передачи данных.
Управление прерываниями и исключениями организуется специальным контроллером. Контроллер прерываний микроконтроллеров XC166, в отличие от микроконтроллеров семейства C166, обеспечивает обработку большего количества источников или узлов прерываний — до 128 с 16 уровнями приоритета и большее количество групп — до 8. Типовая задержка прерывания, в случае внутренней обработки программ и данных, не превышает 200 нс (8 циклов). Уровень запроса 8-каналь-
ного контроллера событий периферии (PEC), работающего с 24-разрядными указателями источников и назначений и организующий DMA-пересылки, теперь программируется от наивысшего 15 уровня до уровня 8.
Управление системой и организация специфических для применения функций организуются в модуле управления системой (System Control Unit — SCU). Модуль SCU состоит из субмодулей, реализующих функции:
• централизованного управления работой системы;
• управления сбросом;
• управления потреблением;
• восстановления работоспособности системы после сбоев (WDT);
• формирования сигналов тактирования (CGU);
• управления внешними прерываниями (до 8 входов быстрых асинхронных прерываний). По сравнению с микроконтроллерами семейства C166, возможности SCU расширены средствами управления идентификацией и компенсации влияния изменения температуры.
Одно из основных преимуществ микроконтроллеров семейства XC166 — встроенная поддержка отладки (On Chip Debug Support — OCDS), предоставляющая пользователю возможность эмулировать самые важные аппаратные средства без использования эмуляци-онного кристалла. Основное назначение OCDS, управляемой внешним отладочным устройством через интерфейс JTAG, — отладка пользовательского программного обеспечения непосредственно в системе пользователя. Встроенная отладка позволяет устанавливать аппаратные и программные контрольные точки, контрольные точки внешних выводов, отслеживать состояния памяти, пошагово выполнять программу.
Внутрисхемная эмуляция (On-Chip Emulation — OCE) приборов семейства XC166 обеспечивает функциональность отладки в реальном масштабе времени и способствует отладке программ применения.
Внутрисхемная эмуляция обеспечивает расширенные возможности переключений, включая:
• события указателей команд;
• события данных по адресам или значениям;
• внешние входы;
• счетчики;
• последовательности событий;
• таймеры и т. п.
Поддерживаются программные остановы, во время режимов останова или мониторинга, обслуживаются прерывания.
Фирмой Infineon разработан и бесплатно распространяется пакет DAvE 2.1 (Digital Application Engineer) — инструмент разработчика, позволяющий существенно сократить время разработки программ пользователя. Интерфейс DAvE гибок и очень прост, что позволяет быстро его освоить даже начинающему пользователю. Этому же способствует встроенная система оперативной справочной информации. Непосредственно в DAvE пользователь выбирает модель микроконтроллера и специфические для проекта настройки, включая системную частоту и присваивание имени файла, получаемого при генерировании кода.
DAvE позволяет, вызвав любой блок периферии микроконтроллера, задать требуемые установки и настройки, предлагаемые в табличном виде. После настройки всех определенных периферийных блоков пользователь может с помощью DAvE сгенерировать С-код и использовать его как исходный код для своего проекта.
Кроме того, DAvE содержит готовые шаблоны С-файлов, Header-файлов и документацию.
Фирмой разработаны и могут быть поставлены отладочные средства под микроконтроллеры семейства XC166. Но необходимо отметить, что аналогичные отладочные средства уже созданы и в нашей стране, и стоимость этих средств существенно ниже фирменных.
Подведем итоги краткого рассмотрения основных возможностей 16-разрядных микроконтроллеров нового семейства XC166 фирмы Infineon.
Новое ядро, расширенный набор встроенной периферии и интеллектуальное управление периферией обеспечивают более чем в два раза большую производительность, чем предшествовавшее семейство C166. В то же время сохранена совместимость кодов, что позволяет разработчикам использовать ранее наработанные программные средства и достаточно просто перейти на новое семейство. Новая сверхнадежная память обеспечивает работу в диапазоне температур от -40 до +125 °C, сохраняя данные в течение 15 лет. Хорошая электромагнитная совместимость обеспечивает устойчивую работу микроконтроллеров семейства XC166 в условиях сильных электромагнитных помех.
Рамки статьи не позволяют полностью раскрыть возможности микроконтроллеров нового семейства. Более подробную информацию можно получить на сайте фирмы Infineon — www.infineon.com.
