CC BY
5Научная статья УДК 621.3.049.776.4
doi:10.24151/1561-5405-2023-28-6-814-825 EDN: HKAZQU
Высокоскоростной перестраиваемый КМОП-усилитель-ограничитель для приемника сигнала оптической линии
Н. Ю. Раннев, С. В. Кондратенко, А. В. Дубинский, Н. М. Горшкова, Д. В. Скок
АО НПЦ «ЭЛВИС», г. Москва, Россия
nrannev@elvees.com
Аннотация. Для полной реализации преимуществ оптических линий передачи необходимо использование специализированных приемопередатчиков, в частности высокоскоростных приемников с большим внутренним коэффициентом усиления сигналов. Проектирование таких приемников усложняют влияние напряжения смещения в цепочке усилительных каскадов с непосредственными связями между ними, а также общесистемные ограничения на потребляемый ток (мощность) и площадь, занимаемую приемником на кристалле. В работе представлены варианты построения на структурном уровне усилителей-ограничителей в составе высокоскоростных приемников сигналов оптических линий. Отмечено, что в типовой структуре приемника сигнала усилитель-ограничитель может содержать 6-8 и более усилительных каскадов, не считая, как правило, активных каскадов в цепях низкочастотных локальных или глобальной обратных связей, и вместе с предшествующим ему трансимпедансным усилителем, имеющим для разных вариантов реализации передаточное сопротивление от 100 Ом до 100 кОм, обеспечивать чувствительность начиная с нескольких милливольт. Приведены схемотехнические решения основных функциональных узлов усилителя-ограничителя, спроектированного по стандартной КМОП-технологии исходя из жестких требований к току (мощности) потребления и достижимой скорости передачи, а также возможности цифровой регулировки в широких пределах коэффициента усиления и параметров, характеризующих глубину С^Е-коррекции. Спроектированный усилитель-ограничитель по результатам расчетов имеет максимальную скорость передачи 12,5 Гбит/с, чувствительность по входу не хуже 5 мВ и высокую энергетическую эффективность по сравнению с аналогичными устройствами.
Ключевые слова: усилитель-ограничитель, аналоговая емкостная высокочастотная коррекция, комплементарный металл-оксид-полупроводник, волоконно-оптическая система передачи, сверхбольшая интегральная схема
Для цитирования: Высокоскоростной перестраиваемый КМОП-усилитель-ограничитель для приемника сигнала оптической линии / Н. Ю. Раннев, С. В. Кондратенко, А. В. Дубинский и др. // Изв. вузов. Электроника. 2023. Т. 28. № 6. С. 814-825. https://doi.org/10.24151/1561-5405-2023-28-6-814-825. - ББ№ НКЛ20и.
© Н. Ю. Раннев, С. В. Кондратенко, А. В. Дубинский, Н. М. Горшкова, Д. В. Скок, 2023
Original article
High-speed tunable CMOS limiter amplifier for optical line signal receiver
N. Yu. Rannev, S. V. Kondratenko, A. V. Dubinsky, N. M. Gorshkova, D. V. Skok
JSC SPC "ELVEES", Moscow, Russia
nrannev@elvees.com
Abstract. Full realization of advantages of optical transmission lines requires the use of specialized transceivers and, in particular, high-speed receivers with a large internal signal gain. The design of such receivers is complicated by the solution of problem of bias voltage impact in a chain of amplifying stages with direct connections between them, and by the system-wide restrictions on the consumed current (power) and the area occupied by the receiver on a chip. In this work, the options for constructing limiter amplifiers as part of high-speed signal receivers from optical lines at the structural level are presented. It is noted that in the typical structure of the signal receiver, the limiter amplifier may contain 6-8 or more amplifying stages, not counting, as a rule, the active stages in the low-frequency local or global feedback circuits, and it can, together with the transimpedance amplifier preceding it and having for different implementation options a transfer resistance from 100 Ohm to 100 kOhm, provide sensitivity starting from a few millivolts. The circuit solutions of the main functional units of the limiter amplifier designed according to the standard CMOS technology based on the stringent requirements for the current (power) consumption and achievable transmission rate, as well as the possibility of digital adjustment over a wide range of gain and parameters characterizing the depth of CTLE correction, are presented. Calculation results have demonstrated that the designed limiter amplifier has a maximum transmission rate of 12.5 Gbit/s, an input sensitivity of at least 5 mV, and high energy efficiency in comparison with similar devices.
Keywords: limiter amplifier, analog capacitive high-frequency correction, complementary metal-oxide-semiconductor, optic fiber transmission system, very large scale integration circuit
For citation: Rannev N. Yu., Kondratenko S. V., Dubinsky A. V., Gorshkova N. M., Skok D. V. High-speed tunable CMOS limiter amplifier for optical line signal receiver. Proc. Univ. Electronics, 2023, vol. 28, no. 6, pp. 814-825. https://doi.org/10.24151/ 1561-5405-2023-28-6-814-825. - EDN: HKAZQU.
Введение. В приемниках сигналов оптических линий, как правило, требуется выполнять технически противоречивое требование - обеспечивать высокое усиление сигналов при высокой скорости передачи. На практике задача проектирования подобных приемников может дополнительно усложняться ввиду ограничений на потребляемый ток (мощность) и площадь, занимаемую приемником на кристалле. Такие ограничения налагает задача проектирования СБИС типа система на кристалле.
В настоящей работе рассматривается КМОП-усилитель-ограничитель, особенность которого - реализация перестройки его коэффициента усиления и параметров, характеризующих высокочастотную коррекцию, используемую не только для компенсации линейных искажений входных сигналов, но и для достижения высокой скорости передачи без излишнего увеличения тока и мощности потребления.
Типовые структуры высокоскоростных приемников сигналов оптических линий. Требование преобразования малых по амплитуде сигналов (чаще всего на уровне внутренних шумов) в выходные сигналы с достаточным для работы последующей цифровой части размахом или непосредственно в цифровые сигналы возникает не только в случае приема сигналов оптических линий. Повышенные требования к чувствительности (коэффициенту усиления) приемников предъявляются, например, в случаях их применения в качестве высокочувствительных датчиков электрических и неэлектрических величин; многоканальных трактов съема и преобразования малых сигналов в физических экспериментах; приемников сигналов в беспроводных сетях со значительным ослаблением этих сигналов из-за больших расстояний передачи и/или атмосферных явлений.
Для приемников сигналов оптических линий передачи после преобразования сигнала из оптической формы в электрическую в преобразователе / предусилителе TIA (трансимпедансный усилитель) минимальная амплитуда напряжения находится, как правило, в милливольтовом диапазоне и подлежит дальнейшему существенному усилению в усилителе-ограничителе LA (рис. 1). В трансимпедансном усилителе TIA используются периферийные транзисторы и повышенное напряжение питания, в усилителе-ограничителе LA - транзисторы и напряжение питания ядра.
Устройство восстановления jv. тактовых сигналов и данных (CDR), цифровая часть
Рис. 1. Типовая структура приемника сигнала с оптической линии Fig. 1. Typical structure of a signal receiver from an optical line
Общее внутреннее усиление может перераспределяться между блоками TIA и LA по-разному. Результаты анализа литературы [1, 2] показывают, что усиление (передаточное сопротивление) большинства изготовленных трансимпедансных усилителей TIA находится в диапазоне 40-100 дБОм, т. е. от 100 Ом до 100 кОм. Как правило, это фиксированное усиление, значение которого выбирается при проектировании блока TIA в зависимости от параметров сигнала, снимаемого с фотодиода, требуемой скорости передачи и приведенных ко входу шумов. Требуемый коэффициент усиления LA по напряжению может быть более 100, так как амплитуда сигнала должна быть увеличена c нескольких милливольт на его входе до 400 мВ на выходе типового CML-каскада, выполненного по субмикронной КМОП-технологии. Высокая чувствительность усилителя-формирователя снижает требуемое усиление блока TIA. Это важно, поскольку при построении блока TIA в отличие от LA вместо транзисторов ядра используются периферийные транзисторы с худшими высокочастотными свойствами.
Согласно работам [1, 3-7] требуемое усиление усилителя-ограничителя LA достигается последовательным включением 6-8 и более усилительных каскадов. При этом влияние накапливающегося от каскада к каскаду напряжения смещения существенно. По сравнению с другими усилителями с высоким коэффициентом усиления в случае усилителей-ограничителей в составе приемников сигналов с оптических линий разделительные или переключаемые конденсаторы для исключения передачи постоянной
Оптическая линия, фотодетектор
=>
TIA LA
составляющей сигналов обычно не используются, так как связи каскадов непосредственные. Более рациональные решения при использовании каналов отрицательной низкочастотной (НЧ) обратной связи (ОС), снижающей влияние напряжения смещения, позволяют достичь требуемого эффекта. Конфигурация НЧ ОС может быть разной: локальной на каждые два каскада с непересекающимися (steam-mode feedback) [6] или пересекающимися (перекрестными) цепями ОС (stagged feedback, interleaving feedback) [4, 7] либо глобальной, охватывающей сразу несколько каскадов [1, 3]. В основном используется активная НЧ ОС с дополнительным усилителем в канале ОС для эффективного снижения влияния напряжения смещения. На рис. 2 в упрощенном виде (без учета дифференциального характера передаваемых сигналов) показаны перечисленные варианты структур усилителей-ограничителей LA. В канале прямой передачи и в цепях ОС чаще всего используются усилительные CML-каскады. На входах или выходах каскадов в цепях ОС включаются простейшие RC-фильтры низких частот. На входе и выходе усилителей-ограничителей в общем случае используются входной и выходной буферы вне цепей ОС.
Рис. 2. Варианты структур усилителей-ограничителей LA: а - структура с локальными цепями НЧ ОС типа steam-mode feedback; б - структура с локальными цепями НЧ ОС типа stagged
or interleaving feedback; в - структура с глобальной НЧ ОС Fig. 2. Variants of structures of LA limiter amplifiers: a - structure with local low-frequency feedback circuits of the steam-mode feedback type; b - structure with local low-frequency feedback circuits of the staggered or interleaving feedback type; c - structure with global low-frequency feedback
Варианты структур со множеством локальных ОС позволяют повысить качество амплитудно-частотной характеристики усилительного тракта: увеличить ширину полосы пропускания и улучшить равномерность амплитудно-частотной характеристики в пределах этой полосы [4, 6]. С целью расширения полосы пропускания широко применяется высокочастотная индуктивная коррекция (L-peakmg) в CML-каскадах, в том числе если требуется максимально использовать возможности доступной технологии. Следует отметить, что подобные решения приводят к дополнительным затратам потребляемой мощности и дополнительной площади на кристалле.
Требуемые параметры и структура проектируемого КМОП-усилителя-ограни-чителя (LA). Требования, предъявляемые к проектируемому усилителю-ограничителю, следующие:
- скорость изменения принимаемых данных 1-12,5 Гбит/с;
- чувствительность усилителя-ограничителя не хуже 5 мВ с коэффициентом усиления сигналов с амплитудой не менее 40 дБ;
- формирование регулируемых предыскажений принимаемых сигналов не менее 1 дБ;
- управление симметрией выходного дифференциального сигнала;
- пониженные потребляемые ток и мощность с учетом лучших достигнутых значений показателя энергетической эффективности для подобных устройств менее 1 пДж/бит [8].
Структурная схема проектируемого блока усилителя-формирователя приведена на рис. 3.
FB AMP
Рис. 3. Структурная схема проектируемого усилителя-формирователя (1-7 - номера каскадов, пунктиром выделен альтернативный вариант НЧ ОС)
Fig. 3. Block diagram of the designed amplifier-shaper (1-7 - cascade numbers, an alternative variant of low-frequency feedback is highlighted with a dotted line)
Входной буферный каскад IN_BUF транслирует входной сигнал без усиления, реализует стандартное входное сопротивление приемника, равное 100 Ом, защиту ESD и обеспечивает оптимальное смещение входов последующего CML-каскада в составе блока CTLE1. Высокая требуемая чувствительность в широком диапазоне скоростей передачи реализована за счет включения пяти последовательных усилительных каскадов с относительно низким собственным усилением и непосредственными связями между ними. В усилительных каскадах CTLE1, CTLE2 используется аналоговая емкостная высокочастотная коррекция (CTLE), которая выбрана в силу простоты реализации перестройки глубины коррекции и относительно малой занимаемой площади на кристалле по сравнению с индуктивной коррекцией. Для снижения влияния напряжения смещения в цепочке каскадов предусмотрено использование НЧ ОС, охватывающей часть каскадов со значительным усилением. После того как сигнал достаточно усилен, он подается на компаратор CMP и последующий CML-каскад (выходной буфер OUT_BUF), которые обеспечивают нормализацию амплитуды выходного дифференциального сигнала усилителя-ограничителя для работы последующей цифровой части.
Основные схемотехнические решения и цифровое управление параметрами. Проектирование усилителя-ограничителя выполняли с использованием стандартной субмикронной КМОП-технологии. Напряжение питания транзисторов ядра равно 0,9 В, расчетная частота генерации кольцевого генератора, построенного на трех инверторах с минимальными размерами транзисторов, составляет 28, 41 и 57 ГГц соответственно в
наихудших, типовых и наилучших условиях. Последнее обеспечивает реализацию требуемого быстродействия проектируемого КМОП-усилителя-формирователя. Упрощенные схемы для каскадов 1 (CTLE1) и 2 (CTLE2) усиления с управляемой CTLE-коррекцией представлены на рис. 4, а, б. В приведенных схемах не показаны цепи обработки сигналов ON и FB_EN. Каскад 3 отличается наличием местной отрицательной ОС для стабилизации режима и дополнительными выводами для подключения входов и выходов НЧ ОС. Каскад 4 служит предусилителем для компаратора и содержит фиксированную CTLE-коррекцию. Он также содержит дополнительные выводы для альтернативного подключения входов НЧ ОС. В выходном каскаде (рис. 4, в) предусмотрена реализация управления симметрией выходного дифференциального сигнала. Для этого дешифратор DC, управляемый кодом CLB<4:0>, транслирует напряжение смещения BIAS, задающее токи смещения на выходах каскада OUT_BUF и усилителя-ограничителя в целом. В каскадах на рис. 4 реализовано цифровое управление параметрами. Характеристики управляющих сигналов приведены в табл. 1. Все регулировки двоично-взвешенные, следовательно, например, значение каждой емкости в корректирующей цепи CTLE может быть установлено равным C0n, где C0 = 30 фФ, n = 0, 1, 2, 3.
Рис. 4. Упрощенные схемы каскадов: а - каскад CTLE1 Fig. 4. Simplified cascade diagrams: a - CTLE1 cascade
Рис. 4. Упрощенные схемы каскадов: б - каскад CTLE2; в - выходной каскад OUT_BUF Fig. 4. Simplified cascade diagrams: b - CTLE2 cascade; c - OUT_BUF output stage
Таблица 1
Характеристики управляющих сигналов
Table 1
Characteristics of control signals
Управляющий сигнал Значение n при расчетах Используемый каскад
Назначение сигнала
CS1<1:0> 3 CTLE1 Управление емкостью в корректирующей цепи СТЬЕ
RS1<3:0> 1 CTLE1 Управление сопротивлением в корректирующей цепи СТЬЕ
IR1<3:0> 1 CTLE1 Управление опорным током СМЬ-каскада
CS2<1:0> 3 CTLE2 Управление емкостью в корректирующей цепи СТЬЕ
RS2<3:0> 1 CTLE2 Управление сопротивлением в корректирующей цепи СТЬЕ
IR2<3:0> 3 CTLE2 Управление опорным током СМЬ-каскада
RL2<1:0> 1 CTLE2 Управление сопротивлениями нагрузочных резисторов СМЬ-каскада
CLB<4:0> 0 OUT_BUF Управление симметрией выходного дифференциального сигнала
ON 1 CTLE1, CTLE2, PREAMP, CMP, OUT_BUF, FB_AMP Перевод в режим пониженного потребления (при ОК = 0)
FB_EN 1 PREAMP, OUT BUF, FB_AMP Отключение цепи НЧ ОС (при ББ_ЕК = 0)
Расчетные характеристики и параметры. Выполнен расчет основных параметров и характеристик спроектированного КМОП-усилителя-ограничителя на схемотехническом уровне. Принятые при расчетах фиксированные значения управляющих сигналов приведены в табл. 1. Поскольку усилитель-ограничитель - нелинейное устройство, то его усиление контролировалось при расчетах во временной области.
На рис. 5 приведены рассчитанные при типовых условиях зависимости амплитуд на выходах каскадов 81-87 (см. рис. 3) от амплитуды входного сигнала КМОП-усилителя-ограничителя. Видно, что начиная с амплитуды входного сигнала 5 мВ амплитуда сигнала на выходе усилителя-ограничителя практически нормализуется. В рассматриваемом диапазоне изменения амплитуд входных сигналов средний уровень промежуточных сигналов на входах СМЬ-каскадов не более 500-700 мВ и подтверждает отсутствие жестких нелинейных ограничений сигналов до их нормализации на выходе. Глазковые диаграммы (рис. 6, а), рассчитанные при максимально требуемой скорости передачи 12,5 Гбит/с, также слабо зависят от амплитуды входного сигнала начиная с 5 мВ и подтверждают достижение этой скорости. Расчеты показали, что использование альтернативного варианта НЧ ОС, выделенного на рис. 3 пунктиром, никаких преимуществ не дает.
При минимальной амплитуде входного сигнала, равной 5 мВ, исследовали влияние температуры и технологических разбросов параметров транзисторов й, ff) на работу КМОП-усилителя-ограничителя. Изменения глазковых диаграмм (рис. 6, б) при этом некритичны. На рис. 7 приведены дифференциальные сигналы на выходах каскадов СТЬЕ1 ^2) и СТЬЕ2 ^3), подтверждающие эффективность СТЬЕ-коррекции. Расчеты подтвердили достижение требуемых параметров усилителя-ограничителя.
Рис. 5. Зависимость амплитуды дифференциальных выходных сигналов VCMt каскадов S1-S7
от амплитуды входного сигнала Vin КМОП-усилителя-ограничителя Fig. 5. Dependence of the amplitudes of differential signals at the outputs Vout of cascades S1-S7 on the amplitude of the input signal Vin of the CMOS limiter amplifier
Рис. 6. Глазковые диаграммы для выходного сигнала Vout КМОП-усилителя-ограничителя: а - для разных амплитуд входного сигнала; б - при амплитуде входного сигнала 5 мВ по результатам PVT-анализа Fig. 6. Eye diagrams for the output signal Vout of a CMOS limiter amplifier: a - for different amplitudes of the input signal; b - with an input signal amplitude of 5 mV according to the results of PVT analysis
Рис. 7. Дифференциальные выходные сигналы Vout каскадов CTLE1 (а) и CTLE2 (б) при управляющих кодах CS1 = CS2 = 3, RS1 = RS2 = 1 и амплитуде входного сигнала 5 мВ по результатам PVT-анализа
Fig. 7. Differential signals at the outputs Vcut of the CTLE1 (a) and CTLE2 (b) cascades with control codes CS1 = CS2 = 3, RS1 = RC2 = 1 and an input signal amplitude of 5 mV according to the results of PVT analysis
В табл. 2 приведены параметры спроектированного усилителя-ограничителя и аналогичных устройств [7, 9, 8], выполненных по КМОП-технологии, не использующих индуктивную коррекцию и рассчитанных на работу при скорости передачи не менее 10 Гбит/с.
Таблица 2
Параметры КМОП-усилителей-ограничителей
Table 2
Parameters of CMOS limiter amplifiers
Параметр [7] [9] [8] Настоящая работа
Напряжение питания, В 1,8 0,9 1,5 0,9
Скорость передачи, Гбит/с 10 20 25 12,5
Полоса пропускания, ГГц 10,3 18 18,5 10,8-17,7
Коэффициент усиления, дБ 44,5 38,5 36,8 37,6-47,1
Потребляемая мощность, мВт 226 61 17,3 6,6-9,7
Энергетическая эффективность, пДж/бит 22,6 3,05 0,69 0,53-0,78
Следует учитывать, что результаты работ [7, 8] относятся к изготовленным образцам, а результаты, приведенные в работе [9], и результаты настоящей работы получены в ходе моделирования. Поскольку среди других параметров усилителей-ограничителей во многих работах фигурируют полоса пропускания BW и коэффициент усиления GAIN линейной части усилителей-ограничителей, эти параметры также определены в настоящей работе по результатам PVT-анализа (см. табл. 2). Как следует из табл. 2, спроектированный КМОП-усилитель-ограничитель находится на уровне аналогичных разработок последних лет по коэффициенту усиления линейной части и энергетической эффективности.
Заключение. Результаты расчетов показали, что спроектированный по стандартной субмикронной КМОП-технологии усилитель-ограничитель для приемника сигнала
оптической линии имеет максимальную скорость передачи 12,5 Гбит/с, чувствительность по входу не хуже 5 мВ, встроенные средства цифровой перестройки параметров и высокую энергетическую эффективность по сравнению с аналогичными устройствами.
Литература
1. A 26-Gb/s CMOS optical receiver with a reference-less CDR in 65-nm CMOS / Q. Pan, X. Luo, Zh. Li et al. // J. Semicond. 2022. Vol. 43. No. 7. Art. No. 072401. https://doi.org/10.1088/1674-4926/43/7/072401
2. Garcia-Montesdeoca J. C., Montiel-Nelson J. A., Sosa J. High gain, low noise and power transimpedance amplifier based on second generation voltage conveyor in 65 nm CMOS technology // Sensors. 2022. Vol. 22. Iss. 16. Art. No. 5997. https://doi.org/10.3390/s22165997
3. Chen W.-Z., Lu C.-H. Design and analysis of a 2.5-Gbps optical receiver analog front-end in a 0.35-дт digital CMOS technology // IEEE Transactions on Circuits and Systems I: Regular Papers. 2006. Vol. 53. No. 4. P. 977-983.
4. Zhou G., Mao L., Xie Sh., Min Ch. A 30 Gbps 1.25 pJ/b CMOS receiver analog front-end with low supply voltage // IEICE Electronics Express. 2021. Vol. 18. No. 8. Art. ID: 20210114. https://doi.org/10.1587/ elex.18.20210114
5. High-speed receiver based on waveguide germanium photodetector wire-bonded to 90nm SOI CMOS amplifier / H. Pan, S. Assefa, W. M. J. Green et al. // Opt. Express. 2012. Vol. 20. Iss. 16. P. 18146-18155. https://doi.org/10.1364/OE.20.018145
6. An inductorless CMOS limiting amplifier with stream-mode active feedback / Sh. Xie, Y. Wu, S.-C. Wu et al. // IEICE Electronics Express. 2018. Vol. 15. Iss. 17. Art. ID: 20180640. https://doi.org/10.1587/ elex.15.20180640
7. Chen H.-L., Chen Ch.-H., Yang W.-B., Chiang J.-Sh. Inductorless CMOS receiver front-end circuits for 10-Gb/s optical communications // JASE. 2009. Vol. 12. Iss. 4. P. 449-458. https://doi.org/10.6180/ jase.2009.12.4.09
8. Xie Sh., Shi D., Zhou G., Mao L. An energy- and area-efficient limiting amplifier with interleaving feedback for 25 Gb/s optical receiver // IEICE Electronics Express. 2021. Vol. 18. Iss. 8. Art. ID: 20210112. https://doi.org/10.1587/elex.18.20210112
9. He R., Xu J., Yan N., Hao M. A 20 Gb/s limiting amplifier in 65nm CMOS technology // 2013 IEEE 10th International Conference on ASIC. Shenzhen: IEEE, 2013. P. 1-4. https://doi.org/10.1109/ ASICON.2013.6811865
Статья поступила в редакцию 27.06.2023 г.; одобрена после рецензирования 05.07.2023 г.;
принята к публикации 24.10.2023 г.
Информация об авторах
Раннев Николай Юрьевич - начальник лаборатории АО НПЦ «ЭЛВИС» (Россия, 124460, г. Москва, г. Зеленоград, ул. Конструктора Лукина, 14, стр. 14), nrannev@elvee s. com
Кондратенко Сергей Владимирович - кандидат технических наук, старший научный сотрудник АО НПЦ «ЭЛВИС» (Россия, 124460, г. Москва, г. Зеленоград, ул. Конструктора Лукина, 14, стр. 14), skondratenko@elvees.com
Дубинский Алексей Васильевич - кандидат технических наук, начальник отдела АО НПЦ «ЭЛВИС» (Россия, 124460, г. Москва, г. Зеленоград, ул. Конструктора Лукина, 14, стр. 14), dav@elvees.com
Горшкова Наталья Михайловна - кандидат технических наук, начальник лаборатории АО НПЦ «ЭЛВИС» (Россия, 124460, г. Москва, г. Зеленоград, ул. Конструктора Лукина, 14, стр. 14), ngorshkova@elvees.com
Скок Дмитрий Владимирович - директор по проектированию АО НПЦ «ЭЛВИС» (Россия, 124460, г. Москва, г. Зеленоград, ул. Конструктора Лукина, 14, стр. 14), dskok@elvees.com
References
1. Pan Q., Luo X., Li Zh., Jia Zh., Chen F., Ding X., Yue C. P. A 26-Gb/s CMOS optical receiver with a reference-less CDR in 65-nm CMOS. J. Semicond., 2022, vol. 43, no. 7, art. no. 072401. https://doi.org/10.1088/ 1674-4926/43/7/072401
2. Garcia-Montesdeoca J. C., Montiel-Nelson J. A., Sosa J. High gain, low noise and power transimpedance amplifier based on second generation voltage conveyor in 65 nm CMOS technology. Sensors, 2022, vol. 22, iss. 16, art. no. 5997. https://doi.org/10.3390/s22165997
3. Chen W.-Z., Lu C.-H. Design and analysis of a 2.5-Gbps optical receiver analog front-end in a 0.35-^m digital CMOS technology. IEEE Transactions on Circuits and Systems I: Regular Papers, 2006, vol. 53, no. 4, pp. 977-983.
4. Zhou G., Mao L., Xie Sh., Min Ch. A 30 Gbps 1.25 pJ/b CMOS receiver analog front-end with low supply voltage. IEICE Electronics Express, 2021, vol. 18, no. 8, art. ID: 20210114. https://doi.org/10.1587/ elex.18.20210114
5. Pan H., Assefa S., Green W. M. J., Kuchta D. M., Schow C. L., Rylyakov A. V., Lee B. G., Baks Ch. W. et al. High-speed receiver based on waveguide germanium photodetector wire-bonded to 90nm SOI CMOS amplifier. Opt. Express, 2012, vol. 20, iss. 16, pp. 18145-18155. https://doi.org/10.1364/OE.20.018145
6. Xie Sh., Wu Y., Wu S.-C., Gu Y.-Zh., Yang J., Mao L.-H., Chen Y., Zhang J.-L. An inductorless CMOS limiting amplifier with stream-mode active feedback. IEICE Electronics Express, 2018, vol. 15, iss. 17, art. ID: 20180640. https://doi.org/10.1587/elex.15.20180640
7. Chen H.-L., Chen Ch.-H., Yang W.-B., Chiang J.-Sh. Inductorless CMOS receiver front-end circuits for 10-Gb/s optical communications. JASE, 2009, vol. 12, iss. 4, pp. 449-458. https://doi.org/10.6180/ jase.2009.12.4.09
8. Xie Sh., Shi D., Zhou G., Mao L. An energy- and area-efficient limiting amplifier with interleaving feedback for 25 Gb/s optical receiver. IEICE Electronics Express, 2021, vol. 18, iss. 8, art. ID: 20210112. https://doi.org/10.1587/elex. 18.20210112
9. He R., Xu J., Yan N., Hao M. A 20 Gb/s limiting amplifier in 65nm CMOS technology. 2013 IEEE 10th International Conference on ASIC. Shenzhen, IEEE, 2013, pp. 1-4. https://doi.org/10.1109/ ASICON.2013.6811865
The article was submitted 27.06.2023; approved after reviewing 05.07.2023;
accepted for publication 24.10.2023.
Information about the authors
Nikolay Yu. Rannev - Head of the Laboratory, JSC SPC "ELVEES" (Russia, 124460, Moscow, Zelenograd, Constructor Lukin st., 14, bld. 14), nrannev@elvees.com
Sergey V. Kondratenko - Cand. Sci. (Eng.), Senior Scientific Researcher, JSC SPC "ELVEES" (Russia, 124460, Moscow, Zelenograd, Constructor Lukin st., 14, bld. 14), skondratenko@elvees.com
Alexey V. Dubinsky - Cand. Sci. (Eng.), Head of the Department, JSC SPC "ELVEES" (Russia, 124460, Moscow, Zelenograd, Constructor Lukin st., 14, bld. 14), dav@elvees.com
Natalia M. Gorshkova - Cand. Sci. (Eng.), Head of the Laboratory, JSC SPC "ELVEES" (Russia, 124460, Moscow, Zelenograd, Constructor Lukin st., 14, bld. 14), ngorshkova@elvees.com
Dmitry V. Skok - Director of Design, JSC SPC "ELVEES" (Russia, 124460, Moscow, Zelenograd, Constructor Lukin st., 14, bld. 14), dskok@elvees.com
