CC BY
46Ами ГОРОДЕЦКИЙ, к. т. н. (StarTest)
Встроенные инструменты тестирования
Краткий обзор основных тенденций в применении встроенных инструментов тестирования и предпосылки разработки нового стандарта IJTAG (IEEE P1687).
Для отладки схем, подтверждения правильности их функционирования, поиска и диагностики неисправностей в современной электронике давно и широко применяется традиционная контрольно-измерительная аппаратура (КИА) — осциллографы и логические анализаторы. Зондирование щупами этой аппаратуры электронных устройств любого уровня — от ИС до систем — на протяжении весьма длительного периода времени давало вполне приемлемые результаты. Следует, однако, отметить, что возрастание сложности схем и частот, на которых они работают, в геометрической прогрессии, наряду с одновременным и неуклонным сокращением размеров ИС и уплотнением монтажа с обеих сторон многослойных ПП вызывают все более значительные сложности при физическом зондировании щупами КИА. Действительным вызовом для новых поколений КИА могла бы стать возможность наблюдения сигналов непосредственно в самом функциональном ядре ИС, когда средства тестирования встраиваются в это ядро или размещаются между ним и контактами ввода/вывода на самом кристалле ИС. Такое встраивание инструментов тестирования в сложные СБИС является сегодня новой и весьма вос-
требованной тенденцией электронной промышленности.
Методы бесконтактного и внутрисхемного тестирования в электронике хорошо известны и весьма популярны со времен появления технологий граничного сканирования (ГС) в начале 1990-х годов [ПЭ. 2007. № 5; ПЭ. 2008. №4; ПЭ. 2009. № 1]. За это время произошло значительное расширение и углубление разработок встроенных средств тестирования в ИС, ПП и системы, поскольку современные подходы к подтверждению правильности функционирования (design validation), тестированию и отладке заметно отличаются от тех, которые применялись еще совсем недавно. В основном это связано с исключительно высокими скоростями передачи данных, многоядерными ИС, новыми способами упаковки СБИС типа СнК, многослойными ПП с ограниченным доступом и др.
Встраивание инструментов тестирования как новое направление в электронике базируется на множестве методов, ему предшествующих. В сущности, именно повсеместное применение ГС наряду с функциональным тестированием путем эмуляции микропроцессоров доказало эффективность самой идеи встроенного тестирования. Встроенные инструменты
тестирования предназначены для выполнения функций, в принципе невозможных для традиционной КИА (Agilent, Tektronix и т. д.), и при этом являются более экономичными, высокоскоростными и вообще лучше приспособленными для современных электронных и компьютерных технологий. Подобно тому, как появление на рынке средств тестирования в середине 1980-х виртуальных измерительных и тестовых инструментов (National Instruments и др.) значительно расширило сам этот рынок, следует ожидать, что появление встроенных тестовых инструментов будет иметь сопоставимый эффект (рисунок).
Что дает основания для подобных прогнозов? Рассмотрим всего несколько примеров:
а) Зондирование щупом осциллографа контрольных точек высокоскоростных последовательных цепей шин PCI Express 2.0 или 3.0, Fibre Channel, InfiniBand, Intel Quick Path Interconnect (QPI) или Ethernet 10 МГц приводит к наведению таких паразитных емкостей, которые неотличимы от эффектов, вызванных неверным дизайном цепей или неисправностями сборки ПП.
б) Традиционная КИА не в состоянии угнаться за взрывообразно возрастающими скоростями передачи данных от одной ИС к другой и между отдельными ПП в каналах HSSIO (High-Speed Serial I/O). Более того, разработчики ИС непрерывно совершенствуют формы передачи сигналов с тем, чтобы обеспечить их прохождение без помех на высоких частотах, что создает дополнительные трудности для измерений при помощи традиционной КИА.
в) Процессы производства СБИС в технологиях менее 100 нм обуславливают такие характеристики и параметры самих кристаллов, что обнаружение отклонений в них традиционными методами тестирования неэффективно, поскольку внешнее подключение КИА к периферии кристалла зачастую не дает адекватной картины происходящего внутри него. Контроль таких внутренних характеристик, как градиенты температур, временные параметры, задерж-
КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 3 '2009
ки распространения, распределение потребления тока и некоторых других, эффективно реализуем лишь встроенными средствами тестирования.
г) Традиционные и модульные методы позволяют проводить измерения временных отклонений при оценке целостности сигнала одновременно в одной или нескольких высокоскоростных последовательных цепях. Наряду с этим, такие встроенные инструменты, как IBIST (Interconnect Built-In Self Test) фирмы Intel, дают возможность параллельных измерений и тестирования во всех цепях и на всех шинах одновременно, что позволяет выполнять исчерпывающее тестирование, существенно сокращая время подтверждения правильности функционирования системы в целом. Электронная промышленность довольно энергично отреагировала на сложившуюся ситуацию, и началось это, естественно, с изготовителей сложных СБИС, стремящихся обеспечить встроенными средствами тестирования как свои собственные нужды, так и потребности тестирования своих заказчиков. Можно обозначить следующие подходы к разработкам средств встроенного тестирования у ведущих мировых компаний.
• Intel. Основное внимание уделяется разработке платформы IBIST, внедряемой во все наиболее современные и сложные СБИС и наборы ИС. Первой и пока единственной сторонней тестовой платформой, встраиваемой в СБИС и поддерживающей IBIST, является система поддержки ГС ScanWorks фирмы ASSET [ПЭ. 2008. № 2; ПЭ. 2009. № 2].
• Synopsys. Тестирование ИС в процессе разработки является приоритетным, поддерживаются также автоматические тестовые системы для производства ИС. Некоторые из модулей библиотеки верификации DesignWare фирмы интегрируются в Verilog, VHDL, SystemVerilog и OpenVera для генерации тестов траффика шин и тестирования нарушений протокола и могут, таким образом, инкорпорироваться в сами структуры СБИС. Для обеспечения внутренней тестопригодности СБИС в их структуры включаются такие инструменты, как цифровые и аналоговые преобразователи, генераторы и компараторы тестовых векторов, амплитудные и фазовые регуляторы, компараторы допусков и т. д.
• Xilinx. Акцент делается на поддержке возможностей пользователя ИС компании отлаживать свои ПП. Пакет программ ChipScope Pro для отладки и верификации в режиме реального времени позволяет вставлять логические и шинные анализаторы, а также виртуальные инструменты ввода/вывода непосредственно в FPGA, что дает тест-инженеру возможность наблюдать и контролировать любые внутренние сигналы и цепи, включая встроенные процессоры, реализованные аппаратно или же программно.
• Altera. Внимание сфокусировано на поддержке разработчиков схем в процессе разработки. Одной из новинок компании является пакет PELE (Pre-emphasis and Equalization Link Estimator), предназначенный для компаний автоматизированного проектирования электроники (Mentor, к примеру). Идея заключается в том, что эти компании могут встраивать структуры PELE в свои СБИС для верификации целостности сигнала в аппликациях, построенных на FPGA семейства Stratix II GX.
• Vitesse Semiconductor. Эта компания, разрабатывающая ИС для систем связи, сосредоточила свои усилия на верификации целостности сигналов, пользуясь так называемыми двухканальными глазковыми диаграммами (eye-diagram), отображающими характеристики высокоскоростных приемников, как правило — оптических.
• Logic Vision. Основное внимание уделяется автоматическим средствам тестирования для поддержки разработок ИС. Система ETSerDes, например, работает как встроенная система обратной связи в структуре SerDes, позволяющая получать и сравнивать параметры глазковых диаграмм и фиксировать отклонения от допусков при проектировании ИС.
Перечень этих примеров, разумеется, далеко не полон. Значительные усилия по внедрению встроенных инструментов тестирования делают и другие компании, среди которых Tundra, Texas Instruments, LSI и Avago.
Очевидно, однако, что подобный разнобой в подходах к разработкам встроенных инструментов тестирования долго продолжаться не может, в силу его неунифицированности и неэффективности. Уже в 2004 году на международной конференции по тестированию (ITC-04) группа IEEE по стандартам в тестировании объявила о начале разработки новой инициативы, получившей название IJTAG (Internal JTAG) с предварительным номером стандарта IEEE P1687. Я упоминал об этом стандарте в конце колонки в [КиТ. 2009. № 2] как о потенциально первом стандарте тестопригодного проектирования (DFT), предусматривающем использование контролле-
ра ТАР ГС-структуры ИС в качестве порта доступа к любым встроенным в ИС инструментам тестирования. К таким инструментам могут относиться любые структуры сканирования, включая структуры стандарта IEEE 1500, средства тестирования ЗУ, логику тестирования, буферы фиксации данных, контроллеры синхросигналов, встроенные логические анализаторы и многое другое.
Концептуально предусматриваемая этим стандартом структура будет подразделяться на три зоны: зона ГС 1149.1, шлюзовая и инструментальная зоны. Шлюзовая зона предназначена для обеспечения интерфейса между портом ТАР хорошо известных ГС-структур, для управления которыми существует множество давно и основательно разработанных средств, и собственно инструментальной зоной. Естественно, что доступ к инструментальной зоне должен обеспечиваться специально предназначенными для этого ГС-командами.
На текущем этапе разработки стандарт Р1687 определяет три первичных класса встроенных инструментов. Первый из них содержит ГС-совместимые инструменты, то есть имеющие те или иные регистры данных фиксированной длины, описываемые в файле BSDL, доступ к которым формализован протоколом граничного сканирования IEEE 1149.1 [ПЭ. 2007. № 6]. Второй класс инструментов согласуется с оболочками и механизмами управления, совместимыми как с протоколом IEEE 1149.1, так и с протоколом IEEE 1500. Инструменты этого класса могут иметь одну или более цепочек сканирования, находящихся в определенной иерархии по отношению друг к другу. Контроль над инструментами третьего класса характеризуется наличием хотя бы одного сигнала или их последовательности, не управляемых непосредственно из протокола ГС, что предусматривает необходимость в некоторой дополнительной иерархии управления ими. Примером таких сигналов могут служить высокочастотные синхросигналы, источником которых не может являться ГС-сигнал ТСЮ Более детально оба эти стандарта тестирования — как IEEE 1500, так и IEEE P1687 — будут рассмотрены в последующих статьях цикла моих статей. ■
КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 3 '2009
www.kit-e.ru
