CC BY
4Принципы временной характеризации компилируемых ЗУ. В настоящей работе обозначенная проблема решается для компиляторов статических ЗУПВ, ориентированных на субмикронные технологии КМОП. Решение сводится к применению следующих концептуально связанных принципов.
1. Предварительное применение упомянутых алгоритмов (программ, симуляторов) вне компилятора. Данное условие позволяет рассматривать показатель «точность-быстродействие» для части алгоритмов в области приемлемых компромиссов (принцип предварительных вычислений).
2. Выбор из средств п. 1 наиболее перспективных с последующим выявлением для них условий и режимов применения (принцип селекции и настройки алгоритмов).
3. Улучшение показателей «точность-быстродействие» выбранных алгоритмов за счет их специализации и/или применения вспомогательных процедур (принцип специализации алгоритмов).
4. Вычисление задержек только для избранных - опорных вариантов ЗУ с последующим занесением результатов в базу данных (БД) компилятора (принцип использования линейных участков зависимости «задержка-вариант ЗУ»).
В контексте п. 2 к наиболее перспективным следует отнести алгоритмы, допускающие организацию многопроцессорного счета схемной модели.
Сформулированная концепция предполагает хранение и выполнение в компиляторе интерполирующей подпрограммы. Время ее выполнения и есть указанное выше Tx.
В соотношении «точность-быстродействие» понятие «точность» (погрешность) является двухуровневым: нижний уровень (базовый) - точность численных методов, верхний - мера адекватности схемной модели набору основных особенностей, свойственных субмикронной технологии КМОП. В работе анализируются оба эти аспекта и устанавливается максимальная итоговая погрешность 5max, которую можно допускать в компромиссных сочетаниях «точность-быстродействие».
Значимость решаемых задач можно оценить, приняв во внимание общее количество актов вычисления задержки. Так, если емкость накопителя ЗУ рассматриваемого класса варьируется в интервале 32 бита - 1 Мбит, то количество компилируемых вариантов достигает приблизительно 0,5-106 (рис.1), причем с каждым из них сопряжено вычисление задержек нескольких видов.
Статическое ЗУПВ как объект компиляции. Основные динамические характеристики ЗУ следующие: время выборки как максимум из времен считывания/записи, а также длительность цикла ¿ц, состоящая из длительности активной части и длительности паузы, отводимой для предзаряда битовых шин. При этом, строго говоря, момент окончания выборки может не совпадать с моментом окончания активной части цикла. Указанные временные отрезки есть задержки логических путей, определяющих соответствующие процессы.
Длительность цикла определяет предельное значение для частоты обращения к ЗУ, которая задается на входе компилятора в диапазоне 1 МГц - 1/^ц с шагом 1 МГц. Сигнал обращения (clock) должен быть сигналом только запуска. Это значит, что он должен иметь некоторую минимально необходимую длительность активирующего уровня, занимающую начальную стадию активной части цикла, и минимально допустимый период, равный ¿ц.
Помимо частоты обращения на входе компилятора задаются [1, 2]: значения параметров словарно-разрядной организации (количество слов Nw, количество разрядов в слове Nb, одно из значений 4, 8, 16 коэффициента mux = Nw/Ns = Nc/Nb, где Ns - количество строк, N - количество столбцов накопителя, так что Nw-Nb = Ns Nc), характеристики кольцевых шин питания (структурно-топологические и технологические).
260335 вариантов ЗУ, старт: 16 х 2,
финиш: 4К х 256.
□ □□□□ •• □□□□□
□ □ □ □ тих = 4 □ □ □ □ □□□□□□□□□□□□□
++++++++++++++ ++++++++++++++ ++++++++++++++ ++++++++++++++ ++++++++++++++ ++++++++++++++ ++++++++++++++ ++++++++++++++ ++++++++++++++ ++++++++++++++ ++++++++++++++ ++++++++++++++ ++++++++++++++ ++++++++++++++
129667 вариантов ЗУ, старт: 32 х 2,
финиш: Ш х 128. □□□□□ •• □□□□□
□ □ □ □ тих = 8 □ □ □ □ □□□□□□□□□□□□□
++++++++++++++ ++++++++++++++ ++++++++++++++ ++++++++++++++ ++++++++++++++ ++++++++++++++ ++++++++++++++
64323 вариантов ЗУ, старт: 64 х 2,
финиш: 16А> 64. □ □□□□ •• □□□□□
□ □ □ □ тих = 16 □ □ □ □□□□□□□□□□□□□
++++++++++++++ ++++++++++++++
(Р)
++++++++++++++ ++++++++++++++ ++++++++++++++ ++++++++++++++ ++++++++++++++ ++++++++++++++
+ + + + + + + + + + + тишг-независимые блоки (элементы) + + + + + + + + + + + ++++++++++++++++++++++++++++++++++++++++++++
++++++++++++++++++++++++++++++++++++++++++++
++++++++++++++++++++++++++++++++++++++++++++
□ тих = 4 □ □ тих = 8 □ □ тих - 16 п ############
# # ших-независимые блоки (элементы) # #
□ □□□□□□□ □
(В)
Рис. 1. Базисное, производящее множество (В), и фактическое, производимое множество (Р) библиотечных блоков топологии: □ - одиночные библиотечные блоки (элементы); # - мультиплицируемые библиотечные блоки; +++ - результаты мультипликации
Коэффициент тих служит для управления типоразмером накопителя, так как связывает Nw и ЫЪ с его конструктивами: строками и столбцами. Наряду с этим триада {Nw, ЫЪ, тих} задает один из многих вариантов схемотопологического решения ЗУ в рамках заведомо выбранных архитектуры и базовых схемных решений для всех элементов и узлов устройства памяти. К последним относятся: ячейка памяти (# ~); схемные атрибуты столбца (# ~); ступени 1, 2 дешифраторов строк и столбцов (~); ступени 3 дешифраторов строк (# ~); ступени 3 дешифраторов столбцов (#); схемные атрибуты усилителей считывания и записи (#); усилители считывания и записи (#); элементы линий аппаратной эмуляции задержек (#); элементы и линии задержки блока управления, буферы приема адресов (# ~); буферы приема данных (#); буферы входных регламентирующих сигналов (~); буферы специальных входных/выходных сигналов (~); буферы выдачи данных (#). Здесь символом # (решетка) помечены элементы и узлы, мультип-
лицируемые по строке и/или столбцу (см. рис.1). Поэтому на перечисленные схемные решения и/или их объединения имеются заготовки топологических решений, оформленные как библиотечные блоки топологии (ББТ) и занесенные в БД компилятора в качестве базисного (производящего) подмножества (см. рис.1(В)). Базисная библиотека состоит из трех-четырех десятков блоков и делится значениями mux на три части так, что функционально идентичные блоки из разных частей этой библиотеки отличаются компоновкой и драйверными характеристиками некоторых элементов. В данном контексте mux-независимыми являются ячейки памяти (ЯП) и некоторые другие блоки (элементы) (см. рис.1(В) элементы, помеченные символом ~ (тильда). При этом в каждой части есть блоки, предназначенные для реализации заданных значений Nw, Nb, а значит, значений Ns, Nc посредством простой мультипликации (#) топологии этих блоков по строке и/или столбцу.
В результате имеются все условия для компиляции схемотопологического варианта ЗУ, отвечающего заданной словарно-разрядной организации. Каждый такой вариант реализуется, очевидно, в поле фактического (производимого) множества ББТ (см. рис. 1(F)). При этом используется общая часть данного множества и одна из трех частей, соответствующих значениям mux.
Компилятор разрабатывается в соответствии с Правилами проектирования, представляющими конкретный техпроцесс, и выдает информацию в двух формах [1, 2]: справочно-описательной (для восприятия человеком) и рабочей (для исполнения в маршрутах САПР СнК). Вторая форма содержит следующую информацию о скомпилированном блоке ЗУ: файлы описания топологии (физического и в формате GDSII); схему в SPICE-формате, включая массив ЯП, но без паразитных .RC-структур; временные и некоторые электрофизические параметры в форматах Synopsys и TLF; поведенческое описание на языках Verilog и VHDL .
Все временные и электрофизические параметры выдаются для трех комбинаций факторов: процесс (P), температура (T), питание (V). Это комбинации типа fast, typical, slow, предусмотренные Правилами проектирования для компонентов (SPICE-параметры) и межсоединений (сопротивления коммутационных слев и межслойных переходов, а также С-таблицы, описывающие емкостное взаимодействие коммутационных шин друг с другом и подложкой во всех типовых ситуациях).
Расчет задержек: SPICE-детализация, упрощение и фрагментация схемной модели. SPICE-детализация: точность на уровне численных методов. При расчете задержек в SPICE-подобных симуляторах решается система N схемных уравнений во временной области методами численного интегрирования, т.е. искомые схемные функции вычисляются лишь для дискретных моментов времени, разделенных шагом интегрирования Atk > 0, k = 1, 2, 3, ... Точность SPICE-моделирования регламентируется теоремой Котельникова [3] о временной дискретизации функций: с ростом Atk в численном решении теряется информация о высоких собственных частотах схемы:
fN, fN-1, ... , где fN = max{f.k}, а fk = minf}, i = 1,2,...,N.
Данный факт в значительной мере учитывается автоматическим выбором Atk, который многократно наращивается только на стационарных участках входных воздействий и реакций. Такой прием обеспечивает оптимальное сочетание показателей «точность-быстродействие», но не всегда. В случае численного интегрирования дискретизируются не известные функции, а искомые и взаимозависимые. Это приводит к тому, что при большой плотности высоких собственных частот и плохой обусловленности
еапй = /* / /* > 102, (1)
типичной для электронных схем, даже неявное интегрирование может локально терять устойчивость, а это - дополнительный источник погрешности (примером может служить расчет временных таблиц для логических элементов). Для подавления этой неустойчивости предусмотрено задание ограничения на максимальный Д^. В указанном примере верные таблицы (погрешность ~ 1%) были получены при шахД^.= 1 пс, но время характеризации элемента при этом возросло с нескольких секунд до получаса. Важно отметить: тот же результат получается за единицы минут при шахД^ = 10 пс после структурно-параметрического укрупнения паразитных .КС-цепей элемента (соответствующая процедура уменьшает плотность высоких частот схемы и значение (1)).
В целом БРГСЕ-симуляторы отличаются высокой базовой точностью счета (~0,1%). Возник даже термин «БРГСЕ-детализация схемных процессов», означающий эталонный уровень вычислений, которым следует поверять результаты, полученные иным способом. Пошаговая трудоемкость БРГСЕ-счета оценивается как Тз ~ 2 < в < 3, так что счетное время, пропорциональное значению Тз, вполне приемлемо для многих приложений. Конечно, прямое, даже предварительное применение БРГСЕ-подобных программ для характеризации всех вариантов ЗУ является нереальным. Однако результаты БРГСЕ-счета являются базовыми при построении специализированных средств расчета задержек. Поэтому важное значение имеет анализ верхнего уровня БРГСЕ-точности.
8Р1СЕ-детализация: точность на уровне компонентов. Точность БРГСЕ-моделирования схем, содержащих транзисторы, диоды и другие компоненты, на один-два порядка меньше базовой точности. Эта разница определяется уровнем адекватности компонентной модели своему прообразу. Разработка таких моделей инициируется продолжающимся освоением субмикронных проектных норм: каждый акт их уменьшения порождает новые физические эффекты в компонентах [4]. Сложность учета новых эффектов и темпы их появления таковы, что сокращение разницы между модельной и базовой точностью является трудной задачей. Но в ее решении пока нет острой необходимости, тем более, что аналогичная разница для моделей паразитных КС-компонентов (точнее - для моделей КС-структур, представляющих межсоединения) заметно хуже или плохо контролируема, что недопустимо.
Класс паразитных КС-структур известен: одномерные или разветвленные цепочки из интегрирующих КС-звеньев (межсоединения), связанные между собой перекрестными емкостями {Сх}. Многие цепочки усложнены К-контурами, а все К и С линейны.
Экстракция этих структур из топологии вместе с принципиальной схемой проекта, а также их конструкционно-технологическая спецификация выполняются в типовом маршруте. На выходе экстрактора формируется полный БРГСЕ-формат (Р), т.е. принципиальная схема СБИС, погруженная в паразитную КС-среду. Заданием операций над паразитными компонентами предусмотрено получение БРГСЕ-формата и в усеченных вариантах:
- исключены все сопротивления либо все емкости (искК[К] , искС[Р]);
- исключены все сопротивления либо все емкости, имеющие значения меньше заданного (иск0К[Р] , иск0С[Р]);
- соединены одним выводом с шиной ЗЕМЛЯ все перекрестные емкости (т.е. суммированы с емкостями КС-цепочек, сумСС[Р]).
Для полноты отметим и вариант игнорирования маршрута экстракции (искКС).
Можно сказать, что модель паразитных RC-структур имеет семь альтернативных вариантов представления, шесть из которых - усеченные. В варианте F ее адекватность формально одного порядка с адекватностью транзисторных моделей.
С развитием субмикронных технологий количество коммутационных слоев с 2-3 возросло до 8-10; коммутационные шины заметно сузились, существенно удлинились, реализуясь в большем количестве слоев, и стали располагаться намного плотнее (по всей длине, так как плотность размещения компонентов возросла и за счет применения STI вместо LOCOS). Как следствие, емкости 80% межсоединений стали превалировать по величине над емкостями транзисторов (так называемая С-рокировка). Для всесторонней оценки этого эффекта применяются варианты uckC[F], uckRC и uckR[F] (в комплексе с вариантом F). Вариант uckR[F] используется также для выявления ситуаций, близких к R-рокировке.
В целях ограничения энергопотерь, ослабления эффекта понижения питающего напряжения, а также для снижения вероятности R-рокировки в длинных связях сопротивления переходов и сток-истоковых областей были уменьшены в 10-20 раз, а основным материалом коммутационных слоев стал Cu вместо Al. Однако заменой материала не удалось уменьшить толщины слоев из-за ограничений по электромиграции. Средняя толщина металлических слоев осталась на уровне H = 0,5 мкм. В результате количество ничтожно малых сопротивлений в межсоединениях возросло, вызвав рост N и cond. Рост первого показателя увеличивает время SPICE-счета, а второго - как время, так и базовую погрешность. Последнее делает адекватность варианта F плохо контролируемой. Вероятным становится и автопрерывание SPICE-счета.
Такого рода проблемы пытаются обойти применением вариантов uck0R[F], uck0C[F]. Но исключением малых номиналов исключаются эффекты накопления задержек на соответствующих компонентах и искажается картина анизотропии задержек.
Существенное превышение значением H проектной нормы в сочетании с 2-слойной вертикальной изоляцией (ее толщины близки к H) сделало горизонтальное C-взаимодействие доминирующим. Усилению эффектов С-рокировки и горизонтального доминирования способствуют также межслойные переходы и ограничения на плотность заполнения коммутационных слоев.
Поэтому в конструкциях субмикронных СБИС схемные процессы стали подвергаться взаимному искажению посредством производимых ими же перекрестных помех, в основном горизонтальных, которые способны как увеличивать, так и уменьшать задержки или вовсе нарушать функционирование схемы. Борьба с этим явлением сводится к применению ряда операций над шинами, транзисторами и элементами.
Для выявления и оценки помех необходимо, чтобы {Cx} и емкости RC-цепочек были достаточно адекватны реальности. Однако фабрики субмикронных процессов пользуются недопустимо упрощенными ситуационными моделями при расчете C-таблиц. Так, вертикальная компонента C-взаимодействия представляется лишь двумя ситуациями: есть металлизация или нет ее над актуальной проводящей шиной. Это неверно, когда актуальная шина металлическая. Нужно рассматривать еще 2 ситуации: удалена от нее подложка по вертикали на толщину STI или нет (толщина STI близка к H). Не всегда корректно рассчитывается и горизонтальная компонента C-взаимодействия.
Остальные недостатки типового маршрута устраняются введением в него блока регуляризации (peгRC[F]) полного SPICE-формата. Суть регуляризации заключается в укрупнении интегрирующих RC-звеньев, составляющих цепочку. Так, если хотя бы одно звено из пары смежных звеньев имеет сопротивление меньше заданного, то эта пара
замещается одним звеном с суммарными R, С. Укрупнение для межсоединения завершается, когда все его цепочки имеют сопротивления, превышающие заданное или равные ему. При этом емкости {Cx} отчасти укрупняются, оказываясь параллельно включенными, а отчасти - нет. В целом вариант регRС[F] отличается от F существенно меньшими значениями N, cond, а от вариантов иск0R[F], иск0С[F] - сохранением эффектов накопления и анизотропии задержек в каждом межсоединении.
Варианты регRС[F] многократно получаются для поэтапного выявления и устранения в схемной конструкции сколько-нибудь значимых перекрестных помех. Контрольный вариант регкRС[F], свидетельствующий об отсутствии помех, можно использовать и для расчета задержек. Но он реально близок варианту сумСС\рег^С^Л, где, однако, значение cond еще ниже. Поэтому SPICE-счет задержек выгоднее выполнять, пользуясь вариантом сумСС[регкRС[F]].
Модифицированный таким образом маршрут получения и применения полной схемной модели был успешно опробован при отладке ББТ и других фрагментов конструкции ЗУПВ КМОП, компилируемой по норме 0,13 мкм.
Упрощение схемной модели. Многократное улучшение показателя «быстродействие» за счет приемлемого ухудшения показателя «точность» может достигаться прямым упрощением схемной модели. Для этого применяются известные методы [4-8]. Поскольку наиболее эффективные из них реализованы в комплексе UltraSim [4], целесообразно заменить сравнительный анализ соответствующих версий выявлением условий и режимов применения указанного комплекса для многовариантного расчета задержек ЗУ. Необходимо оценить погрешность 5max относительно SPICE-результатов.
С этой целью была использована возможность SPICE-счета вариантов ЗУ, компилируемых заданием малых значениий Nw, Nb, mux. Оказалось, что PTV-разброс значений задержек относительно TYPICAL занимает диапазон от -23 до 39%. Это значит, что |5max| не должен превышать единиц процентов относительно SPICE-результатов, поскольку в противных случаях неверное заключение о работоспособности проекта ЗУ приведет к его параметрическому браку. Положим 5max ~ ±5%.
Комплекс UltraSim имеет шесть режимов управления компромиссом «точность-быстродействие», снабженных опциями настройки на требуемый класс схем. Его матобеспечением поддерживаются современные транзисторные модели и синтаксис широко применяемых симуляторов: HSPICE, Spectre. Наконец, первый из шести режимов комплекса (режим S) является базовым в том смысле, что служит для задания полноценного SPICE-счета; его результаты могут расходиться с результатами указанных симуляторов не более чем на 5US ~ ±1% (экспертная оценка авторов комплекса).
Но фабрики субмикронных техпроцессов пока не экстрагируют SPICE-параметры для режима S симулятора UltraSim. Применение же в UltraSim фабричных SPICE-параметров, предназначенных, например, для какой-либо версии HSPICE, недопустимо. Неслучайно кремниевые производства указывают в Правилах проектирования полные имена фигурантов пары модель ^ симулятор. Причины в том, что экстрактор SPICE-параметров базируется на конкретном симуляторе, который, в свою очередь, содержит конкретную модель (этим автоматически определяется указанная выше пара). Кроме того, задача экстракции относится к разряду обратных и потому весьма чувствительна даже к небольшим особенностям, присущим каждой паре модель ^ симулятор. Это значит, что применение соответствующих ей SPICE-параметров в другом симуля-торе может привести к не вполне контролируемой погрешности счета.
Таким образом, фактическое значение 5us может оказаться хуже экспертной оценки, указанной выше. В контексте п. 2 и 3 выход один: переэкстракция фабричных модельных параметров в модельные параметры UltraSim-S с последующей аттестацией результатов (рис.2). Обе процедуры следует проводить по широко известным методикам. При этом все натурные измерения характеристик тестовых схем, описанные в Правилах проектирования, необходимо воспроизвести на симуляторе UltraSim-S и сравнить. Рассогласования не должны превышать одноименных рассогласований между измеренными и модельными характеристиками фабрики. После этого симулятор UltraSim может применяться в режиме A (Analog), погрешность которого 5ua относительно 5us ограничена ±(1-2)% при большем в 5-7 раз быстродействии, а также в режиме MS (Mixed Signal), где соответствующие показатели достигают значений ±(2-4)% и 70-100. Именно эти результаты получены для вариантов ЗУПВ КМОП, компилируемых по норме 0,13 мкм и восстанавливаемых из топологии по предложенному маршруту.
Рис.2. Процедура переэкстракции фабричных SPICE-параметров для комплекса UltraSim (S - SPICE: SPICE-параметры, SPICE-режим симулятора UltraSim)
Простые расчеты показывают, что оставаясь в рамках 5max ~ ±5% и приемлемого счетного времени, режимы A и MS способны обеспечить характеризацию вариантов памяти при малых и средних значениях Nw, Nb, mux. Характеризация же остальных вариантов доступна более быстрым режимам, но их погрешность недопустимо высока (>10%).
Режимы S, A, MS комплекса UltraSim необходимы как для построения, так и аттестации более эффективных алгоритмов, способных в рамках приемлемого компромисса «точность-быстродействие» обеспечить характеризацию всех или хотя бы опорных вариантов памяти. Такие алгоритмы (диакоптические) основаны на пространственно-временной фрагментации схемной модели, допускают организацию многопроцессорного счета и требуют отдельного рассмотрения.
Литература
1. Бобков С., Трепалин А. Компиляторы памяти в проектировании систем-на-кристалле // Chip News. - 2004. - №5(88). - С. 14-25.
2. Мелик-Адамян А. Российские Fabless-компании как двигатель отечественной микроэлектроники. В чем сильны наши разработчики // Электронные компоненты. - 2007. - № 2. - С. 31-33.
3. Маркюс Ж. Дискретизация и квантование: Пер. с франц. Персица З.Л. / Под ред. А.В. Шилейко -М.: Энергия, 1969. - 144 с.
4. Денисенко В.В. Проблемы схемотехнического моделирования КМОП СБИС // Компоненты и технологии. - 2002. - № 3. - С. 74-78.
5. Чуа Л.О., Лин П.М. Машинный анализ электронных схем: Пер. с англ. д.т.н., проф. Ильина В.Н. -М.: Энергия, 1980. - 640 с.
6. Рюли А.Э., Дитлоу Г.С. Схемотехнический анализ, логическое моделирование и верификация СБИС: Пер. с англ. д.т.н., проф. Норенкова И.П. - ТИИЭР. - 1983. - Т. 71, № 1. - С. 42-60.
7. Rubinstein J., Pienfield P., Horowitz M.A. Signal Delay in RC Tree Networks // IEEE Trans on Computer Aided Design. - 1983. - Vol. CAD-2, N 3. - Р. 202-210.
8. Бачманов В.А. Математическое обеспечение логико-электрического моделирования матричных БИС // Электронная техника. Сер. 3. Микроэлектроника. - 1990. - Вып.1(135). - С. 44-50.
Статья поступила 2 апреля 2009 г.
Бачманов Владимир Александрович - руководитель дизайн-группы ОАО «Ангстрем-М» (г. Москва). Область научных интересов: машинный анализ электронных схем.
Бобриков Сергей Александрович - главный конструктор ОАО «Ангстрем-М» (г. Москва). Область научных интересов: статическая память, ассоциативная память, компиляторы памяти. E-mail: [email protected]
Заболотнов Игорь Вячеславович - заместитель генерального директора ОАО «Ангстрем-М» (г. Москва). Область научных интересов: технологическая среда проектирования систем-на-кристалле.
ИНФОРМАЦИОННЫЕ ТЕХНОЛОГИИ
УДК 621.391.96
Границы ошибки при посимвольном приеме сигналов на основе линейных блоковых кодов
Л.Е.Назаров, И.В.Головкин
Институт радиотехники и электроники им. В.А.Котельникова РАН
(Фрязинский филиал)
Рассмотрена проблема оценивания вероятностных характеристик при применении правила посимвольного приема сигналов. Доказаны аналитические выражения для верхней и нижней границ символьных ошибок для правила посимвольного приема ансамблей сигналов на основе линейных блоковых кодов.
Теоретический анализ вероятностных характеристик ансамблей сигналов в совокупности с применяемыми правилами их приема составляет важный этап технологии создания систем передачи информации [1]. Это определяет актуальность разработки и развития соответствующего математического аппарата для оценивания вероятностей ошибки при приеме.
Наиболее полно данная проблема решена для когерентного приема «в целом», реализующего критерий максимального правдоподобия и минимизирующего вероятность ошибки на сообщение Рош. Для этого случая известен ряд формульных соотношений, применяемых для оценки Рош [1, 2].
Значительно более сложной является проблема вычисления вероятностных характеристик для правила посимвольного приема сигналов, реализующего статистический критерий максимальной посимвольной апостериорной вероятности и минимизирующего вероятность ошибки на символ Рошс [3]. Интерес к данному методу
приема объясняется тем, что алгоритмы посимвольного приема составляют основу итеративных процедур приема широкого класса ансамблей сигналов (например, ансамблей сигналов под общим названием турбо-коды). По отношению к вероятностным характеристикам и сложности алгоритмов формирования и приема данные ансамбли сигналов рассматриваются как наиболее перспективные для использования в системах передачи информации.
В настоящее время известны аналитические выражения для оценки Рош с при реализации правила посимвольного приема лишь для ограниченного класса ансамблей сигналов, например для ансамблей ортогональных сигналов [4]. В общем случае в приложениях оценивание Рош с проводится с использованием методик, разработанных для
правила приема в «целом», полагая его эквивалентность правилу посимвольного приема относительно вероятностных характеристик [1].
© Л.Е.Назаров, И.В.Головкин, 2009
