CC BY
13
http://dx.doi.org/10.35596/1729-7648-2022-20-4-36-43 Оригинальная статья / Original paper УДК 621.382.3-027.45
УСКОРЕННЫЕ ИСПЫТАНИЯ ТРАНЗИСТОРОВ БОЛЬШОЙ МОЩНОСТИ НА ДЛИТЕЛЬНУЮ НАРАБОТКУ ПРИ РЕШЕНИИ ЗАДАЧ ПРОГНОЗИРОВАНИЯ ИХ НАДЕЖНОСТИ МЕТОДОМ ИМИТАЦИОННЫХ ВОЗДЕЙСТВИЙ
В О. КАЗЮЧИЦ, Е В. КАЛИТА, С М. БОРОВИКОВ, А.И. БЕРЕСНЕВИЧ
Белорусский государственный университет информатики и радиоэлектроники (г. Минск, Республика Беларусь)
Поступила в редакцию 25 апреля 2022
© Белорусский государственный университет информатики и радиоэлектроники, 2022
Аннотация. При оценке индивидуальной надежности полупроводниковых приборов по постепенным отказам для заданной наработки прогнозируют значение электрического параметра конкретного экземпляра для этой наработки, используя метод имитационных воздействий. Для получения прогноза электрического параметра надо иметь имитационную модель в виде функции связи заданной наработки с уровнем имитационного воздействия. Имитационную модель получают с помощью предварительных исследований (обучающего эксперимента) обучающей выборки полупроводниковых приборов интересующего типа объемом примерно 50... 100 экземпляров. Применение модели сводится к расчету уровня имитационного воздействия, соответствующего заданной наработке. Результат измерения электрического параметра при рассчитанном уровне имитационного воздействия у нового однотипного экземпляра, не принимавшего участия в обучающем эксперименте, следует считать прогнозом этого параметра для заданной наработки. Составной частью предварительных исследований по получению имитационной модели являются испытания полупроводниковых приборов обучающей выборки на длительную наработку, которая может составлять десятки тысяч часов, что обусловливает необходимость планирования и проведения ускоренных испытаний. В статье обоснованы условия проведения ускоренных форсированных испытаний применительно к биполярным транзисторам большой мощности типа КТ872А. В качестве факторов, ускоряющих испытания, выбраны повышенная температура и обратное напряжение, прикладываемое к коллекторному переходу транзисторов. Рассчитан коэффициент ускорения испытаний относительно рабочего режима работы транзисторов. По результатам ускоренных испытаний для электрического параметра (напряжение насыщения коллектор-эмиттер) получена математическая модель в виде зависимости его среднего значения от наработки. Наличие этой модели необходимо для определения функции пересчета заданной наработки транзисторов на значение имитационного воздействия.
Ключевые слова: биполярные транзисторы, надежность по постепенным отказам, длительная наработка, ускоренные испытания, имитационная модель.
Конфликт интересов. Авторы заявляют об отсутствии конфликта интересов.
Благодарности. Работа подготовлена в рамках выполнения проекта № Т20МВ-026 на тему «Прогнозирование эксплуатационной надежности мощных полупроводниковых приборов с использованием методов и алгоритмов машинного обучения», утвержденного Научным советом Белорусского республиканского фонда фундаментальных исследований (протокол № 1 от 22.04.2020).
Для цитирования. Казючиц В.О., Калита Е.В., Боровиков С.М., Бересневич А.И. Ускоренные испытания транзисторов большой мощности на длительную наработку при решении задач прогнозирования их надежности методом имитационных воздействий. Доклады БГУИР. 2022; 20(4): 36-43.
ACCELERATED TESTING OF HIGH POWER TRANSISTORS FOR LONG OPERATION WHEN SOLVING PROBLEMS OF PREDICTION OF THEIR RELIABILITY BY THE METHOD OF IMITATION SIMULATION
VLADISLAV O. KAZIUCHYTS, ELENA V. KALITA, SERGEI M. BOROVIKOV,
ANDREI I. BERASNEVICH
Belarusian State University of Informatics and Radioelectronics (Minsk, Republic of Belarus)
© Belarusian State University of Informatics and Radioelectronics, 2022
Abstract. When evaluating the individual reliability of semiconductor devices by gradual failures for a given operating time, the value of the electrical parameter of a particular instance for this operating time is predicted using the simulation method. To obtain a prediction of an electrical parameter, it is necessary to have a simulation model in the form of a function of the relationship between a given operating time and the level of simulation impact. The simulation model is obtained with the help of preliminary studies (training experiment) of a training sample of semiconductor devices of the type of interest with the volume of approximately 50 ... 100 copies. The application of the model is reduced to the calculation of the level of simulation impact corresponding to a given operating time. The result of measuring the electrical parameter at the calculated level of the imitation impact in a new specimen of the same type that did not take part in the training experiment should be considered as a prediction of this parameter for a given operating time. An integral part of the preliminary research to obtain a simulation model is the testing of semiconductor devices of the training set for a long operating time, which can be tens of thousands of hours, which necessitates planning and conducting accelerated tests. The article substantiates the conditions for conducting accelerated forced tests in relation to high-power bipolar transistors of the KT872A type. The increased temperature and the reverse voltage applied to the collector junction of the transistors are chosen as factors accelerating the tests. The test acceleration coefficient is calculated relative to the operating mode of the transistors. Based on the results of the accelerated tests for the electrical parameter (collector-emitter saturation voltage), a mathematical model was obtained in the form of a dependence of its average value on the operating time. The presence of this model is necessary to determine the function of recalculating the given operating time of transistors to the value of the simulation impact.
Keywords: bipolar transistors, gradual failure reliability, long operating time, accelerated testing, simulation model.
Conflict of interests. The authors declare no conflict of interests.
Gratitude. The article was prepared as part of the implementation of project No. T20MV-026 on the topic "Predicting the operational reliability of high-power semiconductor devices using methods and algorithms of machine learning", approved by the Scientific Council of the Belarusian Republican Foundation for Basic Research (protocol No. 1 of04.22.2020).
For citation. Kaziuchyts V.O., Kalita E.V., Borovikov S.M., Berasnevich A.I. Accelerated Testing of High Power Transistors for Long Operation when Solving Problems of Prediction of their Reliability by the Method of Imitation Simulation. Doklady BGUIR. 2022; 20(4): 36-43.
Метод имитационных воздействий позволяет получить имитационную модель для электрического параметра полупроводниковых приборов (ППП) в виде функции пересчета наработки t ППП на значение имитационного фактора F, например, температуру T ^ F, или же ток коллектора ^ ^ F биполярных транзисторов [1, 2]:
где f - символ функциональной связи.
Полученную по результатам обучающего эксперимента модель (1) используют для нахождения прогнозных значений электрического параметра однотипных экземпляров, которые не участвовали в обучающем эксперименте (рис. 1).
Submitted 25 April 2022
Введение
^им = f (t),
(1)
Рис. 1. Прогнозирование значения электрического параметра ППП методом имитационных воздействий Fig. 1. Predicting the value of the electrical parameter of the semiconductor Devices by the method
of simulation effects
На рис. 1 приняты следующие обозначения: t = 0 - начальный момент времени; tH - гарантированная наработка, указанная в технической документации на ППП рассматриваемого типа; F - фактор, используемый в качестве имитационного воздействия.
Последовательность прогнозирования с использованием модели (1).
Для заданного значения наработки tз расчетом по выражению (1) определяют уровень имитационного фактора F™. На ППП (конкретный экземпляр) воздействуют имитационным фактором и при его значении, равном уровню Fm, измеряют интересующий электрический функциональный параметр (обозначим его через Y). Результат измерения рассматривают в качестве прогноза электрического параметра Y этого экземпляра для заданной наработки tз.
Актуальность исследований
Имитационную модель вида (1) получают заблаговременно с помощью предварительных исследований ППП интересующего типа, выполняя обучающий эксперимент [1-3].
При проведении обучающего эксперимента, используя обучающую выборку ППП (примерно 50...100 экземпляров), вначале выясняют, как в среднем изменяется электрический функциональный параметр У полупроводниковых приборов рассматриваемого типа в зависимости от имитационного воздействия F (например, температуры). В этом случае изменения электрического параметра У носят обратимый характер. При экспериментальном получении этой зависимости используемые уровни имитационного воздействия F выбираются такими, чтобы не происходили необратимые изменения электрического параметра У, т.е. после снятия имитационного воздействия параметр должен принять своё первоначальное значение. Далее определяют, как этот же электрический параметр У в среднем зависит от наработки т.е. как деградирует в процессе работы ППП. В этом случае изменения электрического параметра У являются необратимыми из-за деградации материалов, используемых в конструкции ППП.
По результатам обучающего эксперимента получают две следующие модели:
Ур = т (2)
Ур = т (3)
где Yср - среднее значение интересующего электрического параметра Y, полученное для экземпляров обучающей выборки; f и f - символы функциональной зависимости, вид которых выбирается из условия лучшего описания (для экземпляров обучающей выборки) зависимости Yср соответственно от имитационного воздействия F и от наработки t.
Имея модели (2) и (3), получают имитационную модель (1), которую далее применяют к однотипным экземплярам, которые не участвовали в обучающем эксперименте. В работе [4] было показано как, используя результаты обучающего эксперимента, получать модель вида (2).
Для получения модели (3) экземпляры обучающей выборки необходимо испытать на длительную наработку [1-3]. При этом, в процессе испытаний следует периодически контролировать изменения (деградацию) электрического параметра Y каждого экземпляра.
Задаваемая длительная наработка t3 может составлять десятки тысяч часов, поэтому проводят ускоренные, обычно форсированные испытания, позволяющие за короткое время tу получить такую же информацию о деградации параметра Y, как и в течение заданной длительной наработки t3 в рабочем режиме. Актуальным является выбор вида и уровней форсирующих воздействий, ускоряющих деградацию электрических параметров ППП, а также определение времени проведения ускоренных испытаний.
Условия проведения ускоренных испытаний и испытательная установка
Задача выбора режима и определения времени проведения ускоренных испытаний решалась применительно к биполярным транзисторам большой мощности типа КТ872А. В качестве электрического функционального параметра Y рассматривалось напряжение насыщения коллектор-эмиттер (обозначим через Цсэ нас). В дальнейшем, по значению этого электрического параметра будет приниматься решение о соответствии конкретного экземпляра требованию надежности по постепенным отказам.
Рабочий режим транзисторов, относительно которого определялись условия проведения ускоренных испытаний, указан в табл. 1.
Таблица 1. Параметры рабочего режима транзисторов типа КТ872А Table 1. Parameters of the operating mode of transistors type KT872A
Параметр, величина Parameter, magnitude Значение Value
1. Постоянная мощность, рассеиваемая коллектором P, Вт 30
2. Напряжение коллектор-эмиттер иКЭ, В 150
3. Средний ток коллектора 1к, А 0,2
4. Максимальная температура окружающей среды (корпуса транзистора) ТСр, °С +55
5. Интересующая длительная наработка t, ч 15 000
При выборе режима и условий проведения ускоренных испытаний использованы известные подходы, рассмотренные в [1, 2, 5-8] применительно к полупроводниковым приборам и интегральным микросхемам. В качестве модели ускоренных испытаний выбрана модель Эйринга [6, 7]. Для увеличения коэффициента ускорения испытаний в соответствии с этой моделью транзисторы должны подвергаться воздействию как повышенной температуры, так и повышенной электрической нагрузки по сравнению с рабочими условиями. Согласно этой модели коэффициент ускорения испытаний Ку(Т и) за счет использования температуры Т и обратного напряжения на коллекторном переходе транзистора V определялся по формуле
Л]
х ехр [р (Vу - Vр )], <4)
K у(т U) = exp
Ea
k
1 1
T T
\ р у У
где Еа - энергия активации, эВ; k - постоянная Больцмана <8,617105 эВ/К); в - параметр, зависящий от материала и технологии изготовления ППП.
Нижние индексы «р» и «у» при параметрах Т и V в формуле (4) относятся соответственно к рабочему режиму и режиму ускоренных испытаний.
Используемые для выбора условий проведения ускоренных испытаний справочные параметры транзисторов, а также значения параметров Еа и в, которые могут быть приняты постоянными для кремниевых транзисторов биполярной структуры, указаны в табл. 2.
Таблица 2. Справочные параметры и величины Table 2. Reference parameters and magnitudes
Параметр, величина Рarameter, magnitude Значение Value
1. Максимальная мощность рассеивания коллектором при Т < 25 °C, Pmax, Вт 100
2. Тепловое сопротивление кристалл-корпус Лкр-корп, °С/Вт 1,25
3. Усредненное значение энергии активации Ea, эВ 0,7
4. Усредненное значение параметра в формулы (4), размерность: 1/В 0,00443
Значение параметра ß получено на основе справочных данных о влиянии коэффициента электрической нагрузки по напряжению коллектор-эмиттер биполярных транзисторов на их эксплуатационную надежность. Эти данные были взяты из военного справочника США по расчету надежности электронного оборудования (Reliability prediction of electronic equipment: Military Handbook MIL-HDBK-217F. Washington: Department of defense DC 20301, 1995).
Параметры выбранного режима, время проведения ускоренных испытаний и расчетные значения коэффициентов ускорения испытаний относительно рабочего режима приведены в табл. 3.
Таблица 3. Условия проведения ускоренных испытаний исследуемых транзисторов Table 3. Conditions for accelerated testing of the studied transistors
Параметр, величина Рarameter, magnitude Значение Value
1. Температура ускоренных испытаний Ту, °С 135
2. Обратное напряжение иу (напряжение иКЭ) при ускоренных испытаниях, В 600
3. Значение Pmax при Т = +55 °C, Вт (расчетное значение) 76
4. Перегрев ДТ (в °C), имитирующий мощность P = 30 Вт при Тср = +55 °C 37,5
5. Коэффициент ускорения испытаний за счет повышенной температуры, Ку(Т) 10,1
6. Коэффициент ускорения испытаний за счет обратного напряжения, Ку(и) 7,34
7. Общий коэффициент ускорения, Ку(Т,и) 74,1
8. Время ускоренных испытаний /у, ч 216
9. Наработка t, соответствующая рабочим (обычным) условиям, ч 16 005
Экспериментальная установка для проведения ускоренных испытаний была создана на базе промышленной нагревательной печи с возможностью обеспечения нагрева до +150 °С Погрешность поддержания установленной температуры составляла не более ±2 °С. В состав экспериментальной установки были включены контрольно-измерительные приборы (вольтметр, амперметр), высоковольтный источник питания, предназначенный для подачи напряжения на переходы коллектор-эмиттер испытываемых транзисторов. Испытываемые транзисторы монтировались на специальной плате, подключаемой к экспериментальной установке с помощью термостойких монтажных проводов. Объем выборки составлял 100 экземпляров. Для устранения возможных паразитных высокочастотных колебаний в транзисторах и электрических цепях подключения их к испытательной установке был применен способ, указанный в технических условиях на транзисторы исследуемого типа. Для исключения перегрузки источника питания в случае возникновения во время испытаний внезапного отказа хотя бы одного из транзисторов использовались элементы защиты, входящие в состав экспериментальной установки. С более подробным описанием экспериментальной установки можно ознакомиться в [8].
Результаты ускоренных испытаний
В процессе ускоренных испытаний были получены данные об изменении (деградации) электрического параметра Цсэ нас транзисторов типа КТ872А в зависимости от времени ускоренных испытаний. С учетом общего коэффициента ускорения испытаний Ку эти данные были пересчитаны на наработку для рабочего (обычного) режима. Фрагмент этих данных представлен в табл. 4.
В нижней строке табл. 4 приводятся средние значения электрического параметра Цсэ нас для контролируемых точек наработки ^ с учетом всех экземпляров обучающей выборки.
Экспериментальные графики зависимости параметра Цсэ нас от наработки t показаны на рис. 2. В качестве примера приводится информация о семи экземплярах обучающей выборки.
Таблица 4. Результаты деградации электрического параметра Пкэ нас (в мВ) Table 4. The results of the degradation of the electrical parameter Uke sat (in mV)
Экземпляр обучающей выборки Training sample instance Значение ию нас для наработки 4 ч Uke sat value corresponding to operating time 4 h
0 3360 7710 11860 16005
1 466 589 637 657 684
2 533 627 676 701 724
3 723 864 937 1036 1075
4 502 565 613 638 651
5 562 804 891 964 1012
6 833 984 1094 1132 1170
7 614 688 762 787 845
Среднее значение 605 732 801 845 879
Рис. 2. Зависимость электрического параметра икэ нас от наработки t Fig. 2. Dependence of the electrical parameter Uke sat from the operating time t
С использованием инструмента анализа «Регрессия», входящего в «Пакет анализа» приложения Microsoft Excel, и метода получения нелинейных приближающих функций, изложенного в учебнике [9], для математического описания зависимости параметра икэ нас от наработки t получена модель
икэнас = 2,19 • t0'5 + 605, мВ.
(5)
Средняя относительная ошибка прогнозирования (Дср, в процентах) значений икэ I для этой модели определялась с использованием общепринятого подхода:
Д
1
ср
- n s
i-1
(ït(м°д) _ (тт(экс) ^
^ КЭ нас у ^ КЭ нас )
(UКас I
•100, %,
(6)
- значение
где п - число рассматриваемых точек наработки (в данном случае п = 5); (Цсз^)
параметра икэ нас, подсчитанное по модели (5) для наработки 4 и^иас). _ экспериментальное (измеренное) значение параметра икэ нас, соответствующее наработке и (. = 1, 2, ..., 5).
В табл. 5 приводятся полученные по модели (5) значения электрического параметра икэ нас и найденная с использованием формулы (6) относительная ошибка Д. (в процентах), соответствующая каждой точке наработки
Средняя относительная ошибка оценки параметра икэ нас по модели (5) составила примерно 0,2 %. Также была определена среднеквадратическая относительная ошибка Дср.кв оценки икэ нас по модели (5). Для нахождения этой ошибки использована формула [1]:
л
ср.кв
I
i=1
(тт (мод) ^ _ (u (экс) "i
\^КЭ нас у ■ ^КЭ нас у .
(ищ
•l00, %.
(7)
Рассчитанная по формуле (7) среднеквадратическая относительная ошибка Дср.кв составила не более 0,3 %, что свидетельствует о достаточно хорошем описании электрического параметра икэ нас с помощью модели (5).
Таблица 5. Относительная ошибка оценки параметра икэ нас по модели (5) Table 5. Relative error in estimating the Uke sat parameter according to the model (5)
2
Параметр, показатель Parameter, indicator Наработка ti, ч Operating time ti, h
0 3360 7710 11860 16005
(UКЭОас )i , MB 605 732 801 845 879
(и км! )i, мв 605,0 731,9 797,3 843,5 882,1
Л i = (и (мод^ (тТ (экс) \ \и КЭ нас уi \и КЭ нас уi •100 , % 0 0,007 0,46 0,18 0,35
(и(экс) ) ^ КЭ нас уi
Cpедняя относительная ошибка прогнозирования Аср, % 0,2
Полученную модель (5) планируется в дальнейшем использовать для нахождения функции пересчета вида (l), в которой в качестве имитационного воздействия принят ток коллектора транзистора (Fm ^ 1к.им).
Заключение
B работе выбран и обоснован режим проведения ускоренных форсированных испытаний на длительную наработку выборки биполярных транзисторов большой мощности типа КТ872А. Для ускорения испытаний обучающей выборки использована модель Эйринга, учитывающая ускорение испытаний за счет воздействия на испытываемые транзисторы повышенной температуры и повышенной электрической нагрузки. Проведены ускоренные испытания выборки транзисторов объемом 100 экземпляров с выполнением периодического контроля функционального электрического параметра икЭ нас. Используя результаты ускоренных испытаний транзисторов в виде деградации их электрического параметра икЭ нас, получена математическая модель, показывающая, как параметр икЭ нас в среднем изменяется в зависимости от наработки транзисторов. C помощью количественных показателей подтверждено качество этой математической модели. Модель планируется в дальнейшем использовать для нахождения функции пересчета заданной наработки на значение имитационного фактора и получения прогнозных значений параметра иКЭ нас для новых однотипных экземпляров, которые не участвовали в обучающем эксперименте.
Список литературы
1. Боровиков C.M. Статистическое прогнозирование для отбраковки потенциально ненадежных изделий электронной техники. Москва: Новое знание; 2013.
2. Боровиков C.M., Цырельчук И.Н., Шнейдеров E.H., Бересневич А.И. Прогнозирование надежности изделий электронной техники. Минск: MTBPK; 2010.
3. Боровиков C.M., Щерба А.И. Прогнозирование работоспособности полупроводниковых приборов методом имитационного моделирования. Информационные технологии в проектировании и производстве. 2002;4:37-40.
4. Боровиков C.M., Калита E.B., Бересневич А.И. Моделирование электрического параметра транзисторов при прогнозировании их надежности методом имитационных воздействий. Интернаука. 2022;7-2(230):25-30.
5. Escobar L.A., Meeker W.Q. A Review of Accelerated Test Models. Statistical Science. 2006;21(4):552-577. DOI: 10.1214/088342306000000321.
6. Failure Mechanisms and Models for Semiconductor Devices. Arlington: JEDEC Solid State Technology Association; 2009.
7. Полупроводниковая электроника / пер. с анг. M.B. Рябчицкий, C.B. Турецкий, О.Н. Ермаков, ред. Т.Е. Брод. Москва: ДМК Пресс; 2015.
8. Боровиков С.М., Шнейдеров Е.Н., Плебанович В.И., Бересневич А.И., Бурак И.А.Экспериментальное исследование деградации изделий электронной техники. Доклады БГУИР. 2017;2:45-52.
9. Боровиков С.М. Теоретические основы конструирования, технологии и надежности. Минск: Дизайн ПРО; 1998:62-65.
References
1. Borovikov S.M. [Statistical forecasting for the rejection of potentially unreliable electronic products]. Moscow: New Knowledge; 2013. (In Russ.)
2. Borovikov S.M., Tsyrelchuk I.N., Shneiderov E.N., Beresnevich A.I. [Predicting the reliability of electronic products]. Minsk: MGVRK; 2010. (In Russ.)
3. Borovikov S.M., Shcherba A.I. [Forecasting the performance of semiconductor devices by simulation]. Informacionnye tekhnologii v proektirovanii i proizvodstve = Information technologies in design and production. 2002;4:37-40. (In Russ.)
4. Borovikov S.M., Kalita E.V., Berasnevich A.I. [Modeling of the electrical parameter of transistors in predicting their reliability by the method of simulation effects]. Internauka = Internauka. 2022;7-2(230): 25-30. (In Russ.)
5. Escobar L.A., Meeker W.Q. A Review of Accelerated Test Models. Statistical Science. 2006;21(4):552-577. DOI: 10.1214/088342306000000321.
6. Failure Mechanisms and Models for Semiconductor Devices. Arlington: JEDEC Solid State Technology Association; 2009.
7. [Semiconductor electronics] / trans. from eng. M.V. Ryabchitsky, S.V. Turkish, O.N. Ermakov, edit. T.E. Brod. Moscow: DMK Press; 2015. (In Russ.)
8. Borovikov S.M., Shneiderov E.N., Plebanovich V.I., Berasnevich A.I., Burak I.A. [Experimental study of the degradation of electronic products]. Doklady BGUIR = Doklady BGUIR. 2017;2:45-52. (In Russ.)
9. Borovikov S.M. [Theoretical foundations of design, technology and reliability]. Minsk: PRO Design; 1998:62-65. (In Russ.)
Вклад авторов / Authors' contribution
Все авторы в равной степени внесли вклад в написание статьи. / All authors have equally contributed to the writing the article.
Сведения об авторах
Казючиц В.О., м.т.н., аспирант Белорусского государственного университета информатики и радиоэлектроники.
Калита Е.В., ассистент Белорусского государственного университета информатики и радиоэлектроники.
Боровиков С.М., к.т.н., доцент, доцент кафедры проектирования информационно-компьютерных систем Белорусского государственного университета информатики и радиоэлектроники.
Бересневич А.И., м.т.н., старший преподаватель кафедры проектирования информационно-компьютерных систем Белорусского государственного университета информатики и радиоэлектроники.
Адрес для корреспонденции
220013, Республика Беларусь,
г. Минск, ул. П. Бровки, 6,
Белорусский государственный университет
информатики и радиоэлектроники;
тел. +375-17-293-88-38;
e-mail: bsm@bsuir.by
Боровиков Сергей Максимович
Information about the authors
Kaziuchyts V.O., M. Sci, Postgraduate at the Belarusian State University of Informatics and Radioelectronics.
Kalita E.V., Assistant at the Belarusian State University of Informatics and Radioelectronics.
Borovikov S.M., Cand. Of Sci., Associate Professor at the Department of Information and Computer Systems Design of the Belarusian State University of Informatics and Radioelectronics.
Berasnevich A.I., M. Sci, Senior Lecturer at the Department of Information and Computer Systems Design of the Belarusian State University of Informatics and Radioelectronics.
Address for correspondence
220013, Republic of Belarus, Minsk, P. Brovka St., 6, Belarusian State University of Informatics and Radioelectronics; tel. +375-17-293-88-38; e-mail: bsm@bsuir.by Borovikov Sergei Maksimovich
