CC BY
4
SCIENCE TIME
■
ТЕСТОВЫЕ СТРУКТУРЫ НА ПРИМЕРЕ ПОЛУПРОВОДНИКОВЫХ ПЛАСТИН
Бритиков Филипп Олегович, Белорусский государственный университет информатики и радиоэлектроники, г. Минск
E-mail: berg1864@mail.ru
Аннотация. В статье дается характеристика тестовых структур и полупроводниковых пластин. Кратко описывается тестирование последнего и в заключении раскрывается значимость данных процессов.
Ключевые слова: тестовые структуры, полупроводниковые пластины, тестирование, тестировщик, зондовые платы, чипы.
Вспомним, что такое тестовая структура. Тестовая структура представляет собой совокупность определенным образом спроектированных и соединенных элементов (резисторов, конденсаторов, транзисторов, проводников и т.д.), изготавливаемых совместно с реальными изделиями по анализируемому технологическому процессу и предназначенных для определения погрешностей формирования геометрических размеров и физических характеристик, а также характеристик дефектности физической структуры реального изделия. Полупроводниковая пластина — полуфабрикат в технологическом процессе производства полупроводниковых приборов и микросхем. Представляет собой тонкую (250—1000 мкм) пластину из полупроводникового материала диаметром до 450 мм, на поверхности которой с помощью операций планарной технологии формируется массив дискретных полупроводниковых приборов или интегральных схем.
Тестировщик полупроводниковых пластин это устройство, использующееся для проверки интегральных схем (ИС), сформированных на пластине до порезки на отдельные чипы. Для электрического тестирования набора чипов полупроводниковых приборов или ИС на пластине используются так называемые «зондовые платы» либо зондовые держатели, содержащие набор
1 SCIENCE TIME 1
зондов (например, игл для электрического контакта) удерживающиеся на месте (или подвижные по вертикали) в то время как пластины, вакуумно прикрепленные к подвижному патрону, могут перемещаться в двух (трех) координатах плюс вращение. Таким образом, тестировщик перемещает набор зондов в позицию над одним из чипов и опускает на него зонды. Когда один чип протестирован тестировщик перемещает пластину на следующий чип, и дает сигнал на проведение следующего теста. Тестировщик полупроводниковых пластин, как правило, отвечает за загрузку и выгрузку пластин из транспортной тары (или кассеты) и оснащен оптикой автоматического распознавания, способной выравнивать пластину с достаточной точностью, чтобы обеспечить точное позиционирование кончиков зондов на контактных площадках на подложке.
Тестировщик полупроводниковых пластин осуществляет испытание и разбраковку чипов на линии скрайбирования пластины. Некоторые компании получают большую часть информации о производительности устройств по результатам этих испытаний.
Результаты тестирования и позиции запоминаются для последующего использования при упаковке ГС. Иногда чипы имеют внутренние запасные ресурсы для ремонта (например, микросхемы флэш-памяти), если они не проходят тесты, эти свободные ресурсы могут быть использованы. Если исправить дефект за счет избыточности не удалось, чип считается неисправным и отбрасывается. Такие чипы на пластине обычно помечают чернильной точкой , или информация о дефектных чипах сохраняется в файл, так называемый «wafermap». Это «wafermap» затем отправляется на линию корпусирования, где отбираются только годные чипы, либо происходит корпусировка в разные корпуса по результатам тестов.
В некоторых редких случаях, чип, который проходит некоторые, но не все тесты по-прежнему можно использовать как продукт, как правило, с ограниченной функциональностью. Наиболее распространенным примером этого являются микропроцессоры, для которых только одна часть кэш-памяти на кристалле является функциональной. В этом случае процессор может иногда продаваться за более низкую стоимость с меньшим объемом памяти и, следовательно, сниженной производительностью.
Содержание всех тестовых шаблонов и последовательность их применения к интегральным схемам называют тестовой программой.
После упаковки ИМС, упакованные чипы будут проверены еще раз на этапе тестирования ИС, как правило, с теми же или очень похожими тестовыми моделями. По этой причине, можно подумать, что тестирование пластины ненужный, избыточный шаг. На самом деле это не всегда так, поскольку удаление дефектных чипов экономит значительную стоимость упаковки
1 SCIENCE TIME 1
неисправных устройств. Однако, когда доходность производства настолько высока, что тестирование пластины стоит дороже, чем затраты на упаковку чипа устройства, шаг тестирования пластин может быть пропущен и чипы пройдут слепую сборку.
Литература:
1. Розанов Ю.К., Рябчицкий М.В., Кваснюк А.А. Силовая электроника: Учебник для вузов. - М.: Издательский дом МЭИ, 2007. - 632 с.
2. Физические методы диагностики в микро- и наноэлектронике / под ред. А.Е.Беляева, Р.В.Конаковой. Харьков: ИСМА. 2011. - 284 с.
