CC BY
34
УДК 004.032.22
А.Л. Марухленко, асп., 8-904-522-0330, proxy33@mail.ru (Россия, Курск, КурскГТУ)
СТРУКТУРА ОТКАЗОУСТОЙЧИВОГО МУЛЬТИПРОЦЕССОРА ДЛЯ АЛГОРИТМА ВЫСОКОСКОРОСТНОЙ ОБРАБОТКИ БИТОВОГО ПОТОКА ДАННЫХ
Предложен высокоскоростной алгоритм блочного кодирования битового потока данных. Описана логика отказоустойчивого мультипроцессора, позоляющего обеспечить отказоустойчивую работу аппаратной реализации представленного алгоритма. Приведены резлътаты моделирования матрицы процессорных элементов в системе Altera MAX+II.
Ключевые слова: отказустойчивость, блочное кодирование, функциональная ссема, программный комплекс, моделирование.
На сегодняшний день проблема защиты данных особенно остро встает не столько в контексте метода и обработки, сколько в достижении высокого показателя быстродействия и устойчивости системы к отказам ее элементов. Анализ существующих аппаратных и программных средств показал отсутствие на сегодняшний день доступных решений данной проблемы. В связи с этим разработан высокоскоростной алгоритм блочного кодирования потока данных [1], на бае которого создан программный комплекс Visual Crypt [5], задана логика и описана структура отказоустойчивого мультипроцессора для аппаратной реализации предложенной криптосистемы.
В основе работы высокоскоростного алгоритма [2] лежит генерация в зависимости от настроечных параметров, активной таблицы переходов, отражающей состояние двоичного блок до и после обработки. Множество состояний блока определяются ключом. В качестве ключа выступает пара чисел (r; s), определяющих однозначное преобразование входного множества X в выходное множество Y по правилам модулярной арифметики. Блок активации ключа определяет генерацию активного графа переходов состояний блоков входной последовательности. Функция активации Fakt в рассматриваемой интерпретации определяет некоторое множество операций подстановки, сопоставляемое с множеством последовательностей переходов состояний вектораХ
Fakt : Xr mod(s) ^ Y .
Для рассматриваемой схемы вектор X представляет собой двоичный блок разрядностью log2 N при направлении «кодирование» и блок разрядностью log2 N + 1 в случае режима «декодирование». Вектор Y определяет выходное состояние блока в виде двоичной последовательности разрядно-
стью log2 N + 1 в случае режима кодирования и log2 N разрядный блок в
случае декодирования.
Блок формирования функции активации представляет собой модуль генерации активной таблицы переходов, может быть представлен структурной схемой (рис. 1) из n модулей модулярного преобразования (Unit for Modular Transformation).
Рис. 1. Схема блока формирования функций активации
Тип обработки type позволяет использовать данную технологию для кодирования (1) и декодирования (0).
Учитывая тот факт, что консольный модуль разработанный криптографической системой [4] легко представить в машинном коде и реализовать на языке Assembler в виде простейших операций, вышеприведенная система может быть эффективно реаизована на аппаратном уровне. В соответствии с предложенным агоритмом проведено моделирование матрицы процессорных элементов (ПЭ) в системе Altera MAX+II. Особенностью структурной организации среды ПЭ с высокоскоростным агоригмом блочного кодирования является наследование криптосистемой возможностей самоорганизации, присущей мультипроцессору (МП).
Для описания функции ячейки среды настройки матрицы процессорных элементов расширим состав переменных клеточного агоригма непосредственной перестройки вводом переменной rl22 є {0,1}. Единичное
значение переменной г|з соответствует перенастройке элемента (i+1j) на
функцию элемента (i,j-1). Сигна rlj^ вырабатывается при попадании эле-
где Xr е {0,1} - переменна для строки матрицы резервных процессорных элементов.
Для раделения во времени функций формирования сигнаов дос-
двух блоков. С этой целью раобьем исходное множество булевых функций на два подмножества, соответствующих логике последовательного формирования сигнаов:
Тогда в среде моделирования подмножество (2) будет определять логику первого блока - устройства CellUp (рис. 2), а подмножество (3) определит логику второго блока - устройства Cell Down (рис. 3).
Средства языка Very high speed integrated circuits Hardware Description Language (VHDL) для отображения структур цифровых систем баируются на представлении о том, что описываемый объект entity представляет собой структуру из компонентов, соединяемых друг с другом линиями связи. Каждый компонент, в свою очередь, является объектом и может состоять из компонентов низшего уровня (иерархия объектов). Взаимодействуют объекты путем передачи сигнаов по линиям связи. Линии связи подключаются к входным и выходным портам компонентов. В языке VHDL сигнаы отождествляются с линиями связи.
Описание структуры объекта строится как описание связей конкретных компонент, каждая из которых имеет имя, тип и карты портов. Карта портов (port map) определяет соответствие портов компонент поступающим на них сигнаам, можно интерпретировать карту портов как разъ-
тижимости (^) и перенастройки (x^,x2j3,r23) представим ячейку в виде
(2)
(3)
ем, на который приходят сигналы и в который вставляется объект-компонента.
Рис. 2. Схема блока Cell_Up
Рис. 3. Схема блока Cell_Down
На рис. 4 приведен фрагмент функциональной схемы мультипроцессора.
Программный комплекс Visual Crypt [5] является реализацией предложенного алгоритма и в настоящее время используется в раде организаций. Работа компонентов Visual Crypt основана на блочной буферизации и неполной загрузке процессора, что не предъявляет высоки требований к аппаратной части. Важным показателем является не столько тактовая частота процессора, сколько пропускная способность интерфейса накопителя данных. В таблице приведены результаты тестирования работы комплекса на персональных компьютерах с различной аппаратной конфигурацией.
Рис. 4. Фрагмент функциональной схемы среды процессорных элементов
Результаты тестирования программного комплекса Visual Crypt
Центраьный PH PII AMD AMD
процессор 266 MHz 266 MHz 1500 MHz 1500 MHz
Интерфейс накопителя данных IDE-33 IDE-100 IDE-133 SATA-II
Скорость кодирования (Mb/s) 8,1 14,1 18,14 35,33
Скорость декодирования (Mb/s) 8,1 14,0 18,23 35,41
Тестирование покаало, что процесс кодирования (декодирования) одного порядка со скоростью обычного копирования входного файла на аналогичный накопитель данных. В настоящее время ведется работа по аппаратной реаизации рассмотренного алгоритма на бае предложен-
ной функционаьной схемы откаоустойчивого мультипроцессора для последующей интеграции в состав персонаьного компьютера.
Список литературы
1. Марухленко А.Л., Лопин В.Н. Раработка высокоскоростного алгоритма кодирования бинарного потока данных // Изв. КурскГТУ. 2007. №2 (19). С. 48-50.
2. Марухленко А.Л., Лопин В.Н. Высокоскоростной агоритм кодирования двоичного потока данных // Проблемы информатики в обраова-нии управлении, экономики и технике. Пенза, 2006. С. 139-142.
3. Маруххенко А.Л. Особенности реаизации высокоскоростного алгоритма кодирования входного потока // Молодежь и XXI век. Курск, 2008. Ч.1. С. 59-60.
4. Пат. 2008612086 РФ. Программы для ЭВМ Visual Crypt 3.51 Lidht / А.Л. Марухленко, С.Л. Марухленко, И.В. Кауцкий.
5. Пат. 2008612653 РФ. Программы для ЭВМ Visual Crypt 4.0. / А.Л. Марухленко.
A. Marukhlenko
The structure of a failsafe multi-PUfor high-speed bitstream processing algorithm
The high-speed algorithm of the bitstream data block coding is proposed. The logic of the failsafe multi-PU allowing to provide failsafe work of the hardware support of the given algorithm is described. The engineering results of the processing elements of the matrix in the system Altera MAX+II are presented.
Получено 19.01.09
УДК 681.51
А.Ю. Егоров, асп., (4872) 33-24-34, ей tula@mail.ru (Россия, Тула, ТулГУ)
ОПТИМАЛЬНЫЙ ПО ТОЧНОСТИ И БЫСТРОДЕЙСТВИЮ МОМЕНТНЫЙ ВЕНТИЛЬНЫЙ ДВИГАТЕЛЬ
Представлен способ построения схемы управления оптимальным по точности и быстродействию вентильным двигателем.
Ключевые слова: вентильный двигатель, моментный двигатель, оптимальная точность, быстродействие.
Максимаьна механизация и автоматизация производственных процессов является одной из главных задач технического прогресса. Системы автоматического регулирования (САР) скорости двигателей и опти-
31
