CC BY
54
УДК681.324.687
Радиоэлектроника и системы связи
СПОСОБ ВЫСОКОЧАСТОТНОЙ ДИСКРЕТИЗАЦИИ СИГНАЛОВ ОШИБОК В ДВУХСЕКЦИОННЫХ АЦП
С.И. Рембеза, В.С. Кононов
Показано, что используемые на практике усилители сигналов ошибок являются основным источником снижения точностных и частотных характеристик секционированных АЦП. Предложен способ дискретизации сигналов ошибок и схемотехническое решение, позволяющие в несколько раз повысить тактовую частоту при сохранении высокой линейности АЦП
Ключевые слова: АЦП, ошибка, частота, усилитель, линейность
В классических секционированных АТ ЦП дискретизация сигналов ошибок производится после предварительного усиления этих сигналов. Усилитель сигнала ошибки является одним из наиболее важных элементов архитектуры, который в основном определяет точностные и частотные характеристики многоразрядных преобразователей. Обычно, это операционный усилитель с высокоомным дифференциальным входом, который при разомкнутой обратной связи должен иметь коэффициент усиления по напряжению (Кц) не менее 2^ где N - число разрядов АЦП [1]. Это условие является одним из фундаментальных требований при обеспечении необходимой точности АЦП. Например, для 14-разрядного АЦП получаем К- > 214 = 16384, что нелегко обеспечить. В самом деле, если допустить минимально возможное в теории значение коэффициента усиления с обратной связью KUoС = 2 [1] в полосе тактовых частот
200-600 МГц, что соответствует современным требованиям, то полоса аналоговых частот такого усилителя с разомкнутой обратной связью при К- = 1 должна быть практически в два раза шире, то есть 400-1200 МГц. Как показывает практика, обеспечить такие требования при использовании серийной КМОП-технологии с проектными нормами
0,18 мкм удается только частично.
Опыт проектирования высокоточных усилителей сигналов ошибок с емкостной обратной связью на основе технологии
0,18 мкм-КМОП-КНИ дает полосу тактовых частот всего около 100 МГц при интегральной нелинейности (Г^) 12...14-разрядных АЦП
1...2 МР (младших разрядов). Простое увеличение тактовой частоты в два раза
Рембеза Станислав Иванович - ВГТУ, д-р физ.-мат. наук, профессор, тел. (473) 243-76-95 Кононов Владимир Сергеевич - ВГТУ, аспирант, тел. (473) 223-46-79
приводит к возрастанию ШЬ таких АЦП в лучшем случае до 3,5...5 МР, что не всегда приемлемо. При дальнейшем увеличении тактовой частоты будет происходить катастрофическое возрастание ШЬ.
В настоящей статье рассматривается способ дискретизации сигналов ошибок и соответствующее ему схемотехническое решение, которое позволяет в несколько раз повысить тактовую частоту двухсекционных АЦП при сохранении высокой линейности АЦП.
I. Способ дискретизации сигналов ошибок
На рис. 1 показана блок-схема, иллюстрирующая предлагаемый способ дискретизации сигналов ошибок в двухсекционном 10-разрядном АЦП.
При сигнале ошибки Ди = 0 В на резисторе Я падает напряжение меньше, чем на резисторе Я на величину Дигею,і/2, необходимую на практике для обеспечения помехоустойчивой работы схемы (рис. 1) при Ди = 0 В. Здесь ДЦ-е^д - шаг изменения опорных напряжений на резисторах Я21. Аналогичным образом обеспечивается п о мехоустойчивая работа схемы при ДЦ = игеГш,1+1 - игейп,1, где игейп,1 и
иге-т>1+1 - опорные напряжения на ее входах. В этом случае сопротивления резисторов Яо, Яь К-2,1- К-2,з1 будут определяться выражениями
где М - число компараторов. Так как схема (рис. 1) построена на основе простейших дифференциальных каскадов с невысокими, как будет показано ниже, коэффициентами
усиления, то компараторы Кь..К32 должны иметь очень высокую чувствительность. Такие компараторы описаны авторами в статье [2]. Согласно проведенным исследованиям разрешение компараторов составляет не менее 1 мВ, что позволит задать ДЦ^ = 2 мВ. В результате полный диапазон изменения опорных напряжений на резисторах Я2-становится равным
Диге:гох = (М-1)ДИгею,-,
что в рассматриваемом случае составляет всего 62 мВ.
Столь узкий диапазон ДИге:юх << иСс обеспечивает практически одинаковые времена переключения всех компараторов. Это обстоятельство позволяет более точно позиционировать тактовые импульсы при дискретизации сигналов ошибок, что, в конечном итоге, приводит к уменьшению времени преобразования.
Для обеспечения помехоустойчивой работы схемы (рис. 1) необходимо, чтобы
исс
Рис. 1. Схема дискретизации сигналов ошибок в 10-разрядном АЦП:
ТГТ4 - усилительные транзисторы (Т1=Т2=Т3=Т4); Я0, Яь К2д...К2,з1 - нагрузочные резисторы; К1...К32 - высокочувствительные компараторы; 1Ь 12 - источники тока (11=12);
Игейп,1, Иге£-т,!+1 - значения соседних опорных напряжений в 1-й секции АЦП, между которыми находится сигнал ошибки ДЦ; исс - напряжение питания
коэффициенты усиления дифференциальных каскадов на транзисторах Т1.Т4 соответствовали условию
При Исс = 1,8 В ± 5% разность входных опорных напряжений составляет
приблизительно 22,5-30 мВ. В результате получаем Ки > 2,84, что в типичном случае легко достижимо. Кроме того, дифференциальные каскады на рис. 1 являются однокаскадными усилителями, в которых фазовые ограничения возникают на гораздо более высоких частотах по сравнению с операционными усилителями, упоминаемыми во введении к данной статье. Благодаря этому, диапазон тактовых частот двухсекционного 10-разрядного АЦП с напряжением питания 1,8 В ± 5% становится существенно выше (не менее 500 МГц).
ГГ. Практические приложения предлагаемого способа дискретизации сигналов ошибок
Рассмотренный выше 10-разрядный АЦП использовался всего лишь для наглядной иллюстрации предлагаемого способа дискретизации. На практике подобные АЦП создаются, как правило, на основе бэЫ-^-архитектуры [1], которая обеспечивает возможность тактирования с частотой до 1.2 ГГц при проектных нормах 0,18 мкм. В нашем случае основной практический интерес обусловлен возможностью создания
12-разрядного КМОП-АЦП с тактовой частотой до 500 МГц и выше. Обычно такие АЦП имеют тактовые частоты не выше 200-250 МГц.
На рис. 2 показана типовая архитектура двухсекционного 12-разрядного АЦП.
Модификация этой архитектуры на основе предлагаемого способа дискретизации позволяет достичь желаемого увеличения тактовой частоты до 500 МГц. Для обеспечения помехоустойчивой работы 1 -й ступени потребовалось увеличить напряжение питания до 3,3 В ± 5%, что обусловлено следующими причинами.
Во-первых, диапазоны опорных напряжений в секциях не одинаковы и определяются выражениями
UB1
Рис.2. Типовая архитектура двухсекционного 12-разрядного АЦП:
УВХ - устройство выборки/хранения;
Е - устройство вычисления сигнала ошибки;
ОУ - операционный усилитель
ДИгеш = 63(22,5...30) к 1,42 .1,89 В, ДИГе1Х2 = 63*2 к 126 мВ.
Во-вторых, как показано в [2, 3],
минимальное опорное напряжение на компараторах в первой и второй секциях выбирается не ниже Иге:стт1 = Игегт-п2 = 0,9 В. В результате максимальное опорное напряжение будет равно
Urefmax1 Urefmin1 + AUref£1 ~ 2,3...2,8 В,
Urefmax2 Urefmin2 + AUref£2 ~ 1-.026 В.
Из проведенного анализа следует, что напряжения питания в секциях АТ ЦП должны выбираться из условий UCc1 > Urefmax1,
UCC2 > Urefmax2.
В итоге принимаем
Ucc1 = 3,3 В ± 5%,
Ucc2 = 1,8 В ± 5%.
III. Заключение
1. В существующих архитектурах секционированных АЦП усилители сигналов ошибок являются устройствами типа операционных усилителей, которые оказывают определяющее влияние на ограничение полосы тактовых частот АЦП и их линейность.
2. Предложенный в статье способ дискретизации сигналов ошибок и соответствующее ему схемотехническое решение позволяют сместить фазовые ограничения в область более высоких частот и благодаря этому увеличить полосу тактовых частот в несколько раз при сохранении высокой линейности АЦП.
Литература
1. У. Кестер. Аналого-цифровое преобразование / пер. с англ. / - М.: Техносфера. - 2007. - 1016 с.
2.РембезаС.И. Низковольтный самокалибрующийся компаратор для высокоскоростных прецизионных КМОП-АЦП/ С.И. Рембеза, В.С. Кононов // Вестник Воронежского государственного технического университета. - 2012. - т.8. - №6, с. 8-11.
3. Okada H. Offset calibrating comparator Array for 1.2-V, 6-bit, 4-Gsample/s Flash ADcs using 0.13-цт generic cMOS technology / H. Okada end an. // ESSciRc 2003 Proceedings. - 2003, p. 711-714.
Воронежский государственный технический университет
TECHNIQUE FOR HIGH-FREQUENCY DISCRETIZATION OF ERROR SIGNALS
IN TWO-STAGE ADC
S.I. Rembeza, V.S. Kononov
It is shown, that conventional amplifiers of error signals in two-stage ADc are main reason of reduction of accuracy and frequency parameters. Authors offer method of discretization of error signals and circuit tecnhique, that allow to rise clock frequency maintaining high linearity of ADc
Key words: ADc, error, frequency, amplifier, linearity
