CC BY
7
СПОСОБ И УСТРОЙСТВО ОБРАТНОГО ПАРАЛЛЕЛЬНО-КОНВЕЙЕРНОГО ПРЕОБРАЗОВАНИЯ МОДУЛЯРНО-ЛОГАРИФМИЧЕСКИХ
__еэ и .
_ЧИСЕЛ В ФОРМАТ С ПЛАВАЮЩЕЙ ТОЧКОЙ*_
Осинин Илья Петрович
к.т.н., старший научный сотрудник ФГУП «Российский федеральный ядерный центр - Всероссийский научно-исследовательский институт экспериментальной физики (РФЯЦ-ВНИИЭФ)», г. Саров
АННОТАЦИЯ. Статья входит в комплекс работ по решению одной из основных проблем системы остаточных классов (СОК) - сложности выполнения арифметических операций над полем вещественных чисел. Цель данного исследования состоит в повышении скорости и формализации выполнения операции преобразования чисел в плавающую точку из модулярно-логарифмической системы счисления, объединяющей преимущества системы остаточных классов и логарифмической системы счисления. Объектом исследования является способ выполнения этой операции. Предметом исследования является параллельно-конвейерное устройство, реализующее предложенный способ. Исследование выполнено с использованием теории проектирования ЭВМ и систем, методов и средств экспериментального анализа ЭВМ и систем. Результатом является аппаратная параллельно-конвейерная организация устройства, обладающая высокой скоростью обработки операндов. Предложенная схемотехническая реализация двухуровневого преобразователя кодов после заполнения вычислительного конвейера позволяет получать результат вычислений каждый такт работы устройства, что обеспечивает высокое быстродействие, необходимое не только в ходе преобразования чисел, но и для выполнения арифметических операций суммирование и вычитание в мо-дулярно-логарифмической системе счисления. По сравнению с преобразователем кодов на базе двухуровневой схемы интерполяции, аппаратные затраты устройства сокращены на порядок при сохранении точности обрабатываемых чисел.
Ключевые слова: система остаточных классов, логарифмическая система счисления, возведение в степень, модулярно-логарифмическая система счисления.
METHOD AND DEVICE FOR THE BACKWARD PARALLEL-PIPELINED TRANSFORMATION OF MODULAR-LOGARITHMIC NUMBERS IN A FORMAT _WITH A FLOATING POINT_
Osinin Ilya Petrovich
PhD, senior researcher Russian Federal Nuclear Center - The All-Russian Research Institute of Experimental Physics», Sarov
Annotation. The article is part of the complex of works on solving one of the main problems of the residual number system (RNS) - the complexity of performing arithmetic operations on the field of real numbers. The purpose of this study is to increase the speed and formalization of the operation of converting numbers to a floating point from the modular-logarithmic number system, which combines the advantages of a system of residual classes and a logarithmic number system. The object of the study is the method of performing this operation. The subject of the study is a parallel-conveyor device that implements the proposed method. The study was carried out using the theory of computer design and systems, methods and means of experimental analysis of computers and systems. The result is a hardware parallel-conveyor organization of the device, which has a high processing speed of the operands. The proposed circuit implementation of a two-level code converter after filling the computational pipeline allows the calculation result to be obtained every clock cycle of the device, which provides high speed, which is necessary not only during the conversion of numbers, but also for arithmetic operations, summation and subtraction in the modular logarithmic system. Compared with the code converter based on a two-level interpolation scheme, the hardware costs of the device are reduced by an order of magnitude while maintaining the accuracy of the numbers being processed.
Keywords: residue number system, logarithmic number system, modular-logarithmic number system, exponent.
Введение
В течение последних десятилетий наблюдается экспоненциальный рост вычислительных возможностей ЭВМ, благодаря чему высокопроизводительные вычисления стали важной технологией при проведении исследований и разработок развитых государств.
При этом помимо скорости вычислений, все большее внимание уделяется точности расчетов и надежности супер-ЭВМ, что связано с постоянным увеличением количества вычислительных ядер. Традиционно для решения подобных задач используются вычисления с плавающей точкой по стан-
* Исследование выполнено за счет гранта Российского научного фонда (проект №17-71-10043)
дарту IEEE-754, который обладает рядом существенных недостатков, например, критические ошибки округления зачастую приводят к неверным результатам расчетов.
Для решения указанного недостатка предлагается использовать логарифмическую систему счисления (ЛСС), в которой положение точки, делящей целую и дробную часть числа, фиксируется. Основополагающий вклад в её изучение внесли ученые Coleman J., Arnold M., Chester E., Lewis D [3-6].
Данная система счисления является альтернативой плавающей точке за счет представления чисел х их логарифмами, обеспечивая аналогичный диапазон представления чисел в отведенном количестве бит
, M M
log 2 * = log 2 2 + log 2 (1 + f = E + l0g2(1 + f (1)
где E - показатель степени, M - мантисса в нормализованной форме, f- разрядность мантиссы.
С другой стороны, в общественно-известных процессорах никак не задействовано распараллеливание самих арифметических операций на уровне системы счисления. Раскрытие этого потенциала несет в себе дополнительный потенциал повышения скорости вычислений.
Перспективной альтернативой является модулярная система счисления, или, по-другому, система остаточных классов (СОК). Научные работы Червякова Н.И., Акушского И.Я., Князькова В.С., Garner H., Omondi A. посвящены данному направлению [1,2]. За счет независимых вычислений над каждой цифрой числа из базиса оснований {vi,v2,...,v^}, ей присущи такие свойства, как параллелизм модульных операций сложение и умножение, а также автоматическая коррекция машинных
63
62
48 47
кодов для повышения надежности вычислении, где И - количество остатков.
Статья посвящена новому способу и устройству преобразования позиционных чисел с плавающей точкой в модулярно-логарифмическую систему счисления (МЛСС), которая объединяет преимущества СОК и ЛСС. Такое преобразование необходимо не только при поступлении входных данных в традиционном формате, но и при выполнении повсеместно встречающихся операций сложение и вычитание, что делает её одной из наиболее важных в организации процесса вычислений в МЛСС [8].
1.Модулярно-логарифмический формат представления данных
Во введении было установлено, что МЛСС подходит для повышения скорости арифметических вычислений над числами, обладающими широким диапазоном представления, за счет параллелизма на уровне разрядов числа.
Перевод модулярно-логарифмического числа в позиционный формат с плавающей точкой (пример для числа двойной точности приведен на рисунке 1) проходит в два этапа:
- целое число, закодированное в СОК, преобразуется в логарифмический код числа, состоящий из целой и дробной части логарифма;
число 2 возводится в степень полученного логарифма (вычисление антилогарифма).
Наибольшую сложность при этом преобразовании носит вычисление антилогарифма мантиссы числа. Для этого наиболее применимы два подхода:
- интерполяция с использованием заранее вычисленных коэффициентов полинома;
- разложение степени на слагаемые для сокращения вычислительной сложности.
32 31
16 15
0
Знак S mod(215-1) mod(216-1) mod(216) mod(216+1)
Число в модулярно-логарифмической системе счисления 63 62 52^51 0
Число с плавающей точкой (формат 1БББ-754)
Рисунок 5. Преобразование числа двойной точности в МЛСС
Известные решения [3-6] ориентированы на применение линейного типа интерполяции полиномом первой степени. Это ограничивает точность вычислений диапазоном одинарного представления чисел по стандарту IEEE-754 (32 бита). Так, например, микропроцессор European Logarithmic Microprocessor [3], функционирующий на базе ЛСС, способен оперировать лишь 32-битными числами. Использование подобных решений для работы с числами двойной точности (64 бита) и более влечет экспоненциальный рост аппаратных затрат на таблицы коэффициентов (128 Мбайт и более),
что делает их неприменимыми в реальных арифметических устройствах из-за низкой скорости доступа.
Предшествующая работа [9] была направлена на преодоление данного недостатка. Выявлено, что снижение объема памяти коэффициентов возможно за счет использования коррекции ошибки, присутствующей на первом уровне интерполяции. Для этого на втором уровне используется дополнительный полином, многократно повышающий точность преобразования. Тогда общая формула
У:
n
P-1
с ■ х
(2)
+ Р■
/=0 7=0
где х - переменная интерполяции, сI и ё - коэффициенты интерполяции первого и второго уровня соответственно, п и т - степень полинома первого и второго уровня соответственно, Р - пропорция величины ошибки.
В этом случае каждое удвоение количества разрядов числа с плавающей точкой требует повышения порядка полиномов первого и второго уровня на единицу, начиная с первого порядка для одинарной точности. Например, для двойной точности по предложенной схеме двухуровневой интерполяции потребуется порядка 0,26-106 логических элементов ПЛИС. Аналогично для четверной точности необходимо 38-106 логических элементов.
Однако, аппаратные затраты обратного преобразователя кодов можно дополнительно сократить, применив свойства возведения в степень
2= 2х ■ 2(3) Используя заранее вычисленные коэффициенты под каждый разряд числа, возводимого в степень, достаточно найти произведение тех коэффициентов, которые сопоставлены единичным разрядам переводимого числа. Выявлено, что с точки зрения минимизации аппаратных затрат умножителей, выгоднее объединять разряды преобразуемого числа в группы. Исследование оптимальной разрядности групп в зависимости от точности вычислений приведено в разделе 3 данной статьи.
Способ и устройство эффективного преобразования в СОК подробно рассмотрено в предшествующей работе [10], в связи с чем, далее основное внимание уделено переводу числа в ЛСС.
2.Способ преобразования чисел из модулярно-логарифмического формата в плавающую точку
Подготовительный этап формирования таблиц подстановок состоит из последовательности следующих шагов:
2) вычисляется количество Р-разрядных групп, на которые поделена /-разрядная дробная часть логарифма
г \
к
P
(4)
3) для a-го разряда дробной части логарифма вычисляется коэффициент
с„
Т
(5)
4) в формате с плавающей точкой, соответствующем искомому числу (для обеспечения точности преобразования), вычисляются коэффициенты
dhJ -П cp p ■ Jp;
(6)
p-0
5) в j-ую строку i-ой таблицы подстановок записывается мантисса коэффициента d, (так как dije [1;2), характеристика является постоянной и не записывается в таблицу подстановок);
где f - разрядность дробной части логарифма; P - разрядность группы; ae [0f-1]; jp -p-ый разряд числаje[0,2P-1]; pe[0,P-1]; ie[0,к-1]; ]x[ - округление числа до большего целого.
Преобразование двоичного числа Z={S,rh,...,r2,r\} из модулярно-логарифмического формата в число с плавающей точкой состоит из последовательности следующих шагов:
9) с помощью одного из известных способов преобразования из СОК в ПСС [1,10] по исходным остаткам {rh,...,r2,n} вычисляется z - целое позиционное представление логарифма искомого числа;
10) формируется вещественное логарифмическое представление исходного числа, состоящее из целой части E и дробной части y
z
E + у - Т7; (7)
11) разрядность дробной части y ограничивается f битами, после чего её разряды разделяются на P-разрядные группы общим количеством к;
12) каждая i-ая группа разрядов является адресом j в i-ой таблице подстановок, откуда извлекается коэффициент d,;
13) вычисляется произведение мантисс коэффициентов di
M -Пi;
(8)
i-0
14) старшие / разрядов произведения М являются мантиссой искомого числа, Е является его характеристикой, - знаком.
где / - количество разрядов мантиссы числа в формате с плавающей точкой; к - количество Р-разрядных групп, на которые поделена дробная часть логарифма; /е[0,к-1].
Пример. Рассмотрим преобразование числа из модулярно-логарифмической системы счисления (1 бит - знак, 5 бит - целая часть логарифма, 10 бит - дробная) в формат 1ЕЕЕ-754 половинной точности (16 бит). Примем разрядность группы Р=5 бит, тогда количество групп к=2 штуки.
На подготовительном этапе вычислим коэффициенты интерполяции ёу (в таблице 1 приведены коэффициенты, которые понадобятся в данном примере).
m
a-í
Таблица 1.
Коэффициенты й,, хранящиеся в таблицах подстановок_
diJ i=0 i=1
j=0 1 1
j=13 1,325 1,00884
j=27 1,795 1,0185
j=31 1,957 1,0212
Пусть необходимо преобразовать число, представленное в модулярно-логарифмическом формате (16 бит)
Z = (5; r2; rj = {1;79;5}. (9)
в число половинной точности, где S=1 - код знака числа, {г2;п} - остаточное представление числа по основаниям СОК {127;255}.
Тогда требуется выполнить последовательность следующих шагов:
1) по имеющимся остаткам {79;5}={z mod 127; z mod 255} вычисляется целое позиционное представление [1,10] логарифма искомого числа z=18875;
2) формируется вещественное логарифмическое представление исходного числа, состоящее из целой части E и дробной части y
E+у=у=18875=18+0,433 (10)
3) разрядность дробной части y ограничива-етсяf=10 битами y=01101110112, после чего её разряды разделяются на k=2 пятиразрядные группы k:=011012 и k2=110112;
4) из таблиц подстановок извлекаются коэффициенты d0;13=1,325 и d1;27=1,0185;
5) вычисляется произведение мантисс коэффициентов di
M = ]]di = 1,325-1,0185 = 1,3495;
(11)
i=0
6) старшие ;/=10 разрядов произведения являются мантиссой М=0,3495-210=358 искомого числа, £■=18 является его характеристикой, 5=1 - знаком, то есть результат операции
х = . 2м . (1 + М) = (-1)1 • 215й • (1 + = -10'8 (12) 2 2 где / - количество разрядов мантиссы числа в формате с плавающей точкой; к - количество Р-разрядных групп, на которые поделена дробная часть логарифма; С - смещение характеристики, /е[0,к-1].
1.Устройство параллельно-конвейерного преобразования чисел из модулярно-логарифмических формата в плавающую точку
В данном разделе предложена схемотехническая реализация преобразователя из модулярно-логарифмического формата в плавающую точку. Общая структурная схема преобразователя кодов приведена на рисунке 2. Высокий уровень быстродействия устройства необходим, так как оно задействуется и при выполнении арифметических операций сложение и вычитание в МЛСС. Первоначальный перевод числа из СОК в ПСС целесообразно выполнять с помощью параллельно -конвейерных устройств, подробно рассмотренных в предшествующей работе [10].
Число Z={S;rй,...,r2,rl}
Результат x={S;E;M}
Рисунок 6. Общая структурная схема преобразователя кодов
Блок возведения в степень (рисунок 3) состоит
из:
- к таблиц подстановок, хранящих коэффициенты й?у, адресами для которых служат Р-разрядные группы бит дробной части логарифма преобразуемого числа, поступающей на информационный вход устройства;
- мультиоперандного умножителя, построенного на базе бинарного дерева двухвходовых умножителей или специализированных однородных вычислительных структур, подробно рассмотренных в [10];
где к - количество Р-разрядных групп, на которые поделена дробная часть логарифма; - коэффициенты преобразования. Дробная часть логарифма у
Мантисса М
Рисунок 7. Структурная схема блока возведения в степень
Так как коэффициенты dijе[1;2), становится возможным хранить в таблицах подстановок лишь их мантиссы и умножать их по правилам целочисленной арифметики.
Результат преобразования доступен на информационном выходе через 2+]log2k[ тактов работы устройства в случае использования вычислительного конвейера, где к - количество групп, ]х[ -округление до большего целого. После заполнения вычислительного конвейера время преобразования в формат с плавающей точкой составляет один такт.
Техническая реализация преобразователя кодов из плавающей точки в ЛСС выполнена на базе программируемой логической интегральной схемы (ПЛИС) семейства Cyclone V фирмы Altera. Данная ПЛИС входит в состав отладочной платы Cyclone V SoC Development Board, с помощью которой была проведена верификация устройства на примере преобразователя чисел двойной точности. Анализ результатов реализации блоков возведения в степень для различной разрядности входных данных позволил установить, что аппаратные затраты, выраженные в количестве логических элементов ПЛИС, составляют
Sи = (k - 1) • Smul + k • Sm
ти1 тет
(13)
где £ти1=305-4", £тет=2Р+1 - аппаратные затраты двухвходового умножителя и таблицы коэффициентов соответственно; п={1;2;3} для чисел одинарной, двойной и четверной точности соответственно; к - количество Р-разрядных групп. Общие аппаратные затраты устройства для случая, когда основания вида 2^±1, где g - разрядность основания [10] составляют
h-1
S = S„
+ Spr = Su
+
I / • (S,
mul + Sadd ) (14)
г=1
где п={1;2;3} для чисел одинарной, двойной и четверной точности соответственно, БрГ, Хпет,
а=2"+4 - аппаратные затраты блока возведения в степень, преобразователя из СОК в ПСС, таблицы коэффициентов и сумматора соответственно; к -количество оснований СОК. Аппаратные затраты преобразователя, измеряемые в количестве логических элементов ПЛИС и минимально необходимые для обеспечения одинарной, двойной и четверной точности вычислений, приведены на рисунке 4.
W bJ
п Ап
1,00E+06
1,00E+05
I I
I
1,00E+04
1,00E+03
I ППП1II I
4
i Одинарная
6 8 10 Разрядность группы P, бит
12
14
Двойная
| Четверная
Рисунок 8 - График зависимости аппаратных затрат от точности
2
Таким образом выявлено, что решением с точки зрения минимизации аппаратных затрат преобразователя кодов МЛСС в числа с плавающей точкой является использование Р-разрядных групп:
- Р=8 бит для одинарной и двойной точности;
- Р=10 бит для четверной точности.
Заключение
Статья направлена на решение одной из основных проблем системы остаточных классов - сложности выполнения операций над вещественными числами с плавающей точкой. Для этого предложено зафиксировать точку, объединив СОК с логарифмической системой счисления, образуя при этом модулярно-логарифмический формат представления данных.
Данное решение позволяет создавать арифметические устройства, обладающие преимуществами СОК - параллелизмом на уровне разрядов обрабатываемых чисел и ЛСС - высокой скоростью выполнения операций умножение, деление, возведение в степень и извлечение корня при отсутствии округлений. Однако для выполнения операций сложение и вычитание, а также преобразования чисел из МЛСС в традиционный формат требовалась разработка специализированного устройства, оптимизированного по уровню быстродействия и аппаратным затратам, а также способа его функционирования в общем виде, чему и посвящена данная работа.
Предложенная схемотехническая реализация преобразователя кодов после заполнения вычислительного конвейера позволяет получать результат вычислений каждый такт работы устройства, что обеспечивает высокое быстродействие, необходимое в ходе арифметических операций.
По сравнению с предшествующим преобразователем кодов на базе двухуровневой схемы интерполяции, аппаратные затраты сокращены на порядок при сохранении точности обрабатываемых чисел.
Результаты работы могут быть использованы при разработке арифметических устройств, оперирующих числами в МЛСС и оптимизированных по уровню быстродействия и аппаратным затратам, что позволяет использовать двойную и четверную точность представления чисел, не вызывая при этом резкого роста аппаратной сложности и снижения скорости вычислений в отличие от известных реализаций.
Евразийский Союз Ученых (ЕСУ) #3 (48), 2018\ В этом случае аппаратные затраты на порядок меньше по сравнению с предшествующим преобразователем кодов на базе двухуровневой схемы интерполяции [9].
Сведения о требуемом объеме памяти коэффициентов приведены в таблице 2, где к - количество групп.
Список литературы
1. Червяков Н.И. Модулярные параллельные вычислительные структуры нейропроцессор-ных систем. М: Физматлит, 2003. - 288 с.
2. Omondi A. Residue Number System: Theory and Implementation // London: Imperial College Press, 2007. - 312 p.
3. Coleman J.N. Arithmetic on the European Logarithmic Microprocessor // IEEE Transactions on Computers. 2000. vol. 49, no. 7. pp. 702-715
4. Lewis D. M. Interleaved Memory Function Interpolators with Application to an Accurate LNS Arithmetic Unit // IEEE Transactions on Computers. 1994. vol. 43, pp. 974-982
5. Arnold M. G. Improved Co-Transformation for LNS Subtraction // IEEE International Symposium on Circuits and Systems. 2002, vol. II, pp. 752-755
6. Ismail R., Hussin R., Murad S.A. Interpolator Algorithms for Approximating the LNS Addition and Subtraction: Design and Analysis // IEEE Transactions on Computers. 2012, pp. 174-179
7. Arnold M. G. The residue logarithmic number system: theory and implementation // 17th IEEE Symposium on Computer Arithmetic, pp. 196 - 205
8. Osinin I.P. A Modular-Logarithmic Coprocessor Concept // Proceedings 2017 International Conference on High Performance Computing & Simulation. 2017. pp. 588-595. DOI: 10.1109/HPCS.2017.93
9. Осинин И.П. Оптимизация аппаратных затрат интерполяционных преобразователей для вычислений в логарифмической системе счисления // Параллельные вычислительные технологии (ПаВТ'2018): Труды международной научной конференции (Ростов-на-Дону, 2 - 6 апреля 2018 г.). -Челябинск: ЮУрГУ, 2018.
10. Осинин И.П. Организация параллельно-конвейерного СБИС-процессора для прямого модулярного преобразования чисел на основе арифметики разрядных срезов // Известия высших учебных заведений. Поволжский регион. Технические науки. 2014. №4 С.5-13
Таблица 2. Сведения о требуемом объеме памяти коэффициентов
Точность Разрядность коэффициентов, бит Количество коэффициентов каждой таблицы, шт. Общий объем памяти коэффициентов, кбайт
Одинарная 32 256 (k=4) 4
Двойная 64 256 (k=8) 16
Четверная 128 16384 (k=13) 3328
