CC BY
31ЭЛЕМЕНТЫ ИНТЕГРАЛЬНОЙ ЭЛЕКТРОНИКИ INTEGRATED ELECTRONICS ELEMENTS
УДК 621.382.32 DOI: 10.24151/1561-5405-2020-25-1-40-47
SPICE-модели JFET и MOSFET в широком диапазоне температур
М.Р. Исмаил-Заде
Национальный исследовательский университет «Высшая школа экономики», г. Москва, Россия
mismailzade @hse. ru
Схемотехническое проектирование электронных устройств для жестких условий эксплуатации требует наличия SPICE-моделей электронных компонентов, учитывающих влияние сверхнизкой и сверхвысокой температуры окружающей среды. Однако стандартные SPICE-модели компонентов в коммерческих версиях SPICE-подобных симуляторов обеспечивают достаточную точность в ограниченном температурном диапазоне (-60...+150 °С) и не могут применяться для расчета электронных схем в диапазоне температур от сверхнизких до сверхвысоких. В работе представлены модифицированные Low-T и High-T SPICE-модели полевых транзисторов со структурой MOSFET и JFET, предназначенные для расчета электронных схем в диапазоне температур от сверхнизких до сверхвысоких (-200.+300 °С). Все модели построены с использованием универсального подхода, который заключается в добавлении в базовую SPICE-модель приборов дополнительных выражений для температурно-зависимых параметров модели. Разработана процедура экстракции параметров SPICE-моделей на основе результатов измерений или TCAD-моделирования стандартного набора ВАХ и ВФХ в широком диапазоне температур. Погрешность описания статических ВАХ MOSFET- и JFET-транзисторов не превышает 10-12 % в диапазоне температур -200...+300 °С.
Ключевые слова: экстремальная электроника; низкая температура; высокая температура; MOSFET- и JFET-транзисторы; компактные SPICE-модели; SPICE-моделирование; экстракция параметров модели
Финансирование работы: работа выполнена в рамках Программы фундаментальных исследований НИУ ВШЭ (грант № ТЗ-99) и при финансовой поддержке РФФИ (грант № 18-07-00898-A).
Для цитирования: Исмаил-Заде М.Р. SPICE-модели JFET и MOSFET в широком диапазоне температур // Изв. вузов. Электроника. 2020. Т. 25. № 1. С. 40-47. DOI: 10.24151/1561-5405-2020-25-1-40-47
© М.Р. Исмаил-Заде, 2020
JFET and MOSFET Spice Models in Wide Temperature Range
M.R. Ismail-Zade
National Research University Higher School of Economics, Moscow, Russia
mismailzade@hse.ru
Abstract. The circuit design of electronic devices for harsh operating conditions requires SPICE models of electronic components that take into account the influence of ultra-low and ultra-high ambient temperatures. However, the standard SPICE models of electronics component, available in commercial versions of SPICE-like simulators, provide an adequate accuracy in a limited temperature range (-60 ... +150 °C) and can not be used to calculate the electronic circuits in the ultra-low/high temperature range. This paper presents the modified Low-T and High-T SPICE models of transistors with the MOSFET and JFET structure, designed to calculate the electronic circuits in the temperature range from -200 °C to +300 °C. All models have been built using a universal approach, which consists in adding additional expressions for temperature-dependent parameters to the standard devices SPICE-model. The procedure for extracting the SPICE model parameters, based on the measurement results or TCAD simulation of a standard set of I-V and C-V characteristics in the wide temperature range, has been developed. The error simulation of the I-V characteristics does not exceed 10-12 % in the temperature range from -200 °C to +300 °C.
Keywords, extreme electronics; low temperature; high temperature; MOSFET and JFET transistors; compact SPICE models; SPICE modeling; model parameter extraction
Funding: this study has been implemented in the framework of the Basic Research Program of the National Research University Higher School of Economics (№ TZ-99) and Russian Foundation for Basic Research (grant № 18-07-00898-A).
For citation: Ismail-Zade M.R. JFET and MOSFET spice models in wide temperature range. Proc. Univ. Electronics, 2020, vol. 25, no. 1, pp. 40-47. DOI: 10.24151/15615405-2020-25-1-40-47
Введение. При проектировании ИС специального назначения требуется оценка уровня их стойкости к воздействию широкого диапазона температур, включая как сверхнизкие (до -200 °С), так и сверхвысокие (до +300 °С) [1]. Для этой цели необходимы компактные SPICE-модели элементов схемы, достаточно простые для использования в коммерческих версиях SPICE-подобных симуляторов и адекватно моделирующие соответствующие физические эффекты. Стандартные SPICE-модели компонентов в коммерческих версиях SPICE-подобных симуляторов обеспечивают удовлетворительную точность в ограниченном температурном диапазоне (-60...+125 °С) и не могут применяться при проектировании ИС с учетом влияния сверхнизкой и сверхвысокой температуры. Разработке и исследованию схемотехнических SPICE-моделей MOSFET- и JFET-транзисторов с учетом влияния сверхнизкой и сверхвысокой температуры посвящен ряд работ, например [2-9].
В работе [2] представлена компактная модель 0,35-мкм КНИ МОП-транзистора с учетом сверхнизкой температуры. Модель построена на основе стандартной модели
BSIM4 с добавочными функциями для учета влияния низкотемпературных эффектов, таких как вымораживание носителей заряда, изменение подвижности и сдвиг порогового напряжения. Для учета изменения допорогового наклона и кинк-эффекта в модели используется комплексная эмпирическая функция пятого порядка, ее параметры не имеют явного физического смысла, и процедура определения параметров не описана.
Модифицированная модель субмикронных МОП-транзисторов на основе стандартной модели BSIMSOI с учетом расширенного диапазона температур (-200...+300 °C) представлена в работе [3]. В модель введены новые выражения для температурно-зависимых параметров, а также подключена дополнительная подсхема, учитывающая тепловые эффекты. Отметим, что в данной модели не учитывается возрастание токов утечки при сверхвысокой температуре.
В работах [4, 5] экспериментально исследованы характеристики JFET-транзисторов в высокотемпературном диапазоне окружающей среды (до 250-450 °С). Для описания электрических характеристик авторы работы [4] разработали новую компактную SPICE-модель JFET-транзистора, основанную на его физическом и поведенческом анализе. Авторы работы [5] использовали стандартную модель JFET-транзистора уровня 1 (level = 1), в которой зависимость основных параметров от температуры задана аналитически. Однако приведенная в [4] модель дает существенную погрешность в области насыщения выходных ВАХ, и методика экстракции параметров не описана в достаточной степени. В свою очередь, в работе [5] нет сопоставления результатов моделирования и эксперимента, по которым можно судить о точности модели.
В работах [6, 7] рассмотрена модифицированная схемотехническая версия SPICE-модели JFET-транзистора уровня 1 для расчетов аналоговых схем в диапазоне сверхнизких температур. В модель дополнительно включена эмпирическая функция зависимости крутизны BETA от температуры. Однако возможности модели по точности описания ВАХ ограничены в случае проявления эффекта саморазогрева в сверхнизком диапазоне температур и нелинейного изменения порогового напряжения в сверхвысоком, что дает увеличение погрешности моделирования.
В работе [8] представлена Low-T SPICE-модель JFET-транзистора для расчета схем в расширенном диапазоне температур, в том числе при криогенной температуре (от -200 до +110 °С). Модель учитывает изменения ВАХ, обусловленные влиянием сверхнизкой температуры, за счет введения в уравнения стандартной модели дополнительных аналитических выражений для описания температурно-зависимых параметров. Следует учесть, что для расчета схем в сверхвысоком температурном диапазоне (до +300 °C) предложенная модель требует корректировки.
По итогам анализа литературы можно сделать вывод об отсутствии готового решения для компактного моделирования MOSFET- и JFET-транзисторов в диапазоне температур от сверхнизких (от -200 °С) до сверхвысоких (до +300 °C), включая процедуру экстракции параметров. В настоящей работе предлагается универсальный и практичный подход для получения таких моделей на основе стандартных SPICE-моделей MOSFET и JFET.
Модель MOSFET с учетом широкого диапазона температур. Модифицированная SPICE-модель MOSFET [3] предназначена для расчета электронных схем в диапазоне температур от сверхнизких до сверхвысоких (-200...+300 °С). Основой данной модели является стандартная SPICE-модель из семейства BSIM с температурно-зависимыми параметрами. Для Si/SOI MOSFET это параметры, отвечающие за пороговое напряжение (VTH0), подвижность (U0, UA, UB), напряжение насыщения (VSAT), последовательное сопротивление (RDSW), допороговый наклон (VOFF, NFACTOR),
ток утечки р-и-переходов (JDIFS, ЮКЕС) и др. Некоторые параметры исходной модели описываются встроенными зависимостями от температуры, в то время как для ряда параметров введены новые или уточненные зависимости. По сравнению с моделью [3] дополнительно учтена зависимость тока утечки р-и-переходов, возникающего при влиянии сверхвысокого диапазона температур (до +300 °С).
При изменении температуры все параметры модели, кроме подвижности и допоро-гового наклона, меняются в соответствии с полиномиальной функцией вида
Ар, (Т) = а0 + а1(АГ) + а2(АТ)2 +... (1)
Зависимость подвижности от температуры выражается гиперболической функцией
и0(Т)/и0(Тпот ) = Ь0(АТ)\ (2)
зависимость коэффициента допорогового наклона NFACTOR выражается функцией
Ы1ЛСТ()И(Т) __1_
ШЛСТОК(Тпоп) " 1 + сх(АТ) + е2(АТ)2 ' ()
а зависимость коэффициента тока утечки ЮКЕС - функцией
ЮЯЕС(Т) = ^ ехр(^2Т) . (4)
Здесь ДТ - изменение температуры по отношению к нормальной температуре ТИот; а0, а\, Ъ0, ¿1, с1, с2, ё2 и т.д. - подгоночные коэффициенты. При этом встроенные температурные коэффициенты базовой модели должны быть обнулены.
Для проверки корректности модели с использованием унифицированной процедуры определены ее параметры в диапазоне температур -200.. ,+300°С для 0,35-мкм КНИ и-МОП-транзистора с Ш/Ь = 5/0,35 мкм [9].
На рис.1 представлены результаты измерения [9] и расчета по разработанной модели сток-затворных характеристик в широком диапазоне температур. Погрешность
Рис.1. Измеренные [9] (символы) и смоделированные (сплошные линии) сток-затворные ВАХ КНИ n-МОП-транзистора в диапазоне температур от -187 до +300 °C Fig.1. Measured [9] (symbols) and simulated (lines) transfer characteristics in log scale of SOI n-MOSFET in the range T = -187 ... + 300 ° C
расчета ВАХ составляет не более 10%. Сопоставление результатов расчета параметров модели по экспериментальным и по смоделированным характеристикам транзистора приведено на рис.2.
Рис.2. Зависимости порогового напряжения VTH0, подвижности ц^- (а), допорогового наклона S и коэффициента тока утечки IDREC (б) от температуры T (символы - вычисления
по измеренным данным [9], сплошные линии - аппроксимация) Fig.2. Variation of threshold voltage VTH0, mobility ц^- (a), subthreshold slope S and leakage current coefficient IDREC (b) with the temperature T (symbols - calculation based on measurement data [9],
lines - approximation)
Модель JFET с учетом широкого диапазона температур. В работе [8] предложена модифицированная компактная SPICE-модель Si JFET для широкого диапазона температур (-200.. .+110 °C), которая включает в себя температурно-зависимые параметры. Ядром этой модели является встроенная в SPICE стандартная модель JFET уровня 3 (level = 3), применимая к транзисторам микронных размеров. В настоящей работе проведена коррекция модели [8] для сверхвысокого диапазона температур (до +300 °С).
Температурно-зависимыми в диапазоне температур до +300 °C являются параметры модели, отвечающие за пороговое напряжение (VTO), крутизну (BETA), коэффициент модуляции длины канала (LAMBDA) и коэффициент насыщения (ALPHA). При изменении температуры параметры VTO, BETA и ALPHA меняются в соответствии с полиномиальной функцией вида
Af (T) = n0 + n(AT) + n2(M )2 +...
(5)
Зависимость коэффициента модуляции длины канала LAMBDA выражается функцией
LAMBDA(T) 1
LAMBDA(Tnom ) k0 + ki(AT) + k2(AT)2
(6)
Здесь n0, ni, n2, ko, ki, k2 - подгоночные коэффициенты; T - температура, К.
Возможности модели по точности описания ВАХ в сверхвысоком диапазоне температур (до +300 °С) для дискретного n-JFET с высокотемпературным корпусом ТО-258 проиллюстрированы на рис. 3,а [5]. Погрешность моделирования ВАХ составляет не более 10 %. На рис. 3,б приведены температурные зависимости абсолютного сдвига порогового напряжения AVTO и относительного изменения крутизны BETA, полученные по результатам расчета измеренных данных [5].
/с, А
-1—1—1—1—1—1—1—1—1—1— -I—1—1—1—1—1—1—1—1—I-1—1—1— T= 25 °C
—" 50*~
: f3H = о в
100
150
^----- 200
i , , , , —--- 300 1 1 1 1 1 1 1 1 1 1 1 1 1
О
vси> в
50 100 150 200 250 Г, °С б
Рис.3. Выходные ВАХ n-JFET в сверхвысоком диапазоне температур (до +300 °С) (а) и зависимости порогового напряжения VTO и крутизны BETA от температуры T (б) (символы - измерения [5],
сплошные линии - моделирование) Fig.3. Output I-V characteristics of n-JFET in the high temperature range (up to +300 °С) (a), variation of threshold voltage VTO and transconductance BETA with the temperature T (b) (symbols - measurements [5],
lines - simulation)
Методика экстракции параметров моделей с учетом широкого диапазона температур. Для определения набора параметров SPICE-моделей в расширенном диапазоне температур используется промышленный пакет экстракции SPICE-моделей IC-CAP. Исходными данными являются наборы ВАХ и ВФХ MOSFET- или JFET-транзисторов, полученные в результате измерения или TCAD-моделирования при различных значениях температуры и передаваемые в IC-CAP с помощью собственного программного интерфейса. Процедура экстракции позволяет получить параметры модели для промежуточных значений температуры и включает в себя следующие шаги:
Шаг 1. Определение полного набора параметров модели на основе данных измерений, полученных при комнатной температуре. Используемый при этом метод идентификации параметров включает в себя сочетание аналитических и оптимизационных процедур.
Шаг 2. Из полного набора параметров выбирается перечень основных температур-но-зависимых параметров.
Шаг 3. Для каждого значения температуры из списка дискретных значений на основании результатов измерений определяются соответствующие значения выбранных параметров (для порогового напряжения, крутизны и т. д.). Данная операция повторяется для всех запланированных дискретных значений температуры Тг, г = 1.. .и.
Шаг 4. Полученные на шаге 3 зависимости параметров модели от температуры аппроксимируются аналитическими функциями вида (1)-(4) для MOSFET или (5)-(6) для JFET. Коэффициенты этих функций составляют набор температурных параметров всей модели. Точная подстройка значений температурных параметров проводится с использованием глобальной оптимизации, т.е. по всем имеющимся экспериментальным характеристикам.
Шаг 5. Полученные аналитические выражения вместе с коэффициентами встраиваются в описание SPICE-модели JFET или MOSFET, которая далее включается в состав библиотеки моделей.
Заключение. Разработанные модифицированные компактные Low-T и High-T версии SPICE-моделей MOSFET и JFET для различных типов транзисторных структур предназначены для использования при расчете электронных схем в диапазоне температур от сверхнизких до сверхвысоких (-200...+300 °С). Для модели MOSFET получены уточненные зависимости для порогового напряжения, допорогового наклона и коэффициента тока утечки, для модели JFET - уточненные зависимости для порогового напряжения VTO, крутизны BETA, коэффициента модуляции длины канала LAMBDA и параметра ALPHA.
Разработанная унифицированная процедура позволяет по результатам измерений определить изменения основных параметров моделей в диапазоне температур -200...+300 °С. Тестирование моделей на примерах ВАХ отдельных транзисторов показало погрешность моделирования не выше 10-12 %.
Литература
1. Extreme environment electronics / Ed. by J.D. Cressler, H.A. Mantooth CRC Press, 2017. 976 p.
2. Compact modeling of 0.35 цт SOI CMOS technology node for 4 K DC operation using Verilog-A / K. Akturk, M. Peckerar, S. Otbhare et al. // Journal Microelectronic Engineering. 2010. Vol. 87. Iss. 12. P. 2518-2524.
3. Petrosyants K.O. Compact device models for BiCMOS VLSIs simulation in the extended temperature range (from -200 °C to +300 °C) // 2018 24rd International Workshop on Thermal Investigations of ICs and Systems (THERMINIC). IEEE. 2018. P. 1-6.
4. Mousa R., Planson D., Morel H., Raynaud C. High temperature characterization of SiC-JFET and modelling // In 2007 European Conference on Power Electronics and Applications. IEEE. 2007. P. 1-10.
5. Characterization of SiC JFET for temperature dependent device modeling / T. Funaki, A.S. Kashyap, H.A. Mantooth et al. // 2006 37th IEEE Power Electronics Specialists Conference. IEEE. 2006. P. 1-6.
6. The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors / O.V. Dvornikov, V.L. Dziatlau, N.N. Prokopenko et al. // In Control and Communications (SIBCON): 2017 International Siberian Conference on. IEEE. 2017. P. 1-6.
7. Automation of parameter extraction procedure for Si JFET SPICE model in the -200 .+110°C temper ature range / K.O. Petrosyants, M.R. Ismail-zade, L.M. Sambursky et al. // In Electronic and Networking Technologies (MWENT): 2018 Moscow Workshop on. IEEE. 2018. P. 1-5.
8. Петросянц К.О., Исмаил-Заде М.Р., Самбурский Л.М. Особенности моделирования ВАХ JFET-транзисторов в диапазоне криогенных температур // Изв. вузов. Электроника. 2019. Т. 24. № 2. С. 174-184.
9. The operation of 0.35 ^m partially depleted SOI CMOS technology in extreme environments / Y. Li, G. Niu, J.D. Cressler et al. // Solid-State Electronics. 2003. Vol. 47. No. 6. P. 1111-1115.
Поступила в редакцию 07.10.2019 г.; после доработки 07.10.2019 г.; принята к публикации 19.11.2019 г.
Исмаил-Заде Мамед Рашидович - аспирант департамента электронной инженерии Московского института электроники и математики Национального исследовательского университета «Высшая школа экономики» (Россия, 123458, г. Москва, ул. Таллинская, 34), mismailzade@hse.ru
References
1. Extreme environment electronics. Ed. By Cressler J.D., Mantooth H.A. CRC Press, 2017. 976 p.
2. Akturk K., Peckerar M., Otbhare S. et al. Compact Modeling of 0.35 цm SOI CMOS Technology Node for 4 K DC Operation using Verilog-A. Journal Microelectronic Engineering, 2010, vol. 87, iss. 12, pp. 2518-2524.
3. Petrosyants K.O. Compact device models for BiCMOS VLSIs simulation in the extended temperature range (from -200 °C to + 300 °C). 2018 24rd International Workshop on Thermal Investigations of ICs and Systems (THERMINIC). IEEE, 2018, pp. 1-6.
4. Mousa R., Planson D., Morel H., Raynaud C. High temperature characterization of SiC-JFET and modeling. In 2007 European Conference on Power Electronics and Applications. IEEE, 2007, pp. 1-10.
5. Funaki T., Kashyap A.S., Mantooth H.A. et al. Characterization of SiC JFET for temperature dependent device modeling. 2006 37th IEEE Power Electronics Specialists Conference. IEEE, 2006, pp. 1-6.
6. Dvornikov O.V., Dziatlau V.L., Prokopenko N.N., Petrosiants K.O., Kozhukhov N.V., Tchekhovski V.A. The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors. In Control and Communications (SIBCON). International Siberian Conference on. IEEE, 2017, pp. 1-6.
7. Petrosyants K.O., Ismail-Zade M.R., Sambursky L.M., Dvornikov O.V., Lvov B.G., Kharitonov I.A. Automation of parameter extraction procedure for Si JFET SPICE model in the -200 .+110 °C temperature range. In Electronic and Networking Technologies (MWENT). IEEE. Moscow, Workshop on, 2018, pp. 1-5.
8. Petrosyants K.O., Ismail-Zade M.R., Sambursky L.M. Highlights of JFET I-V characteristics simulation in cryogenic temperature range. Izvestiya vuzov. Elektronika = Proceedings of Universities. Electronics, 2019, vol. 24, no. 2, pp. 174-184. (in Russian).
9. Li Y., Niu G., Cressler J.D., Patel J., Liu S.T., Reed R.A., Blalock B.J. The operation of 0.35 ^m partially depleted SOI CMOS technology in extreme environments. Solid-State Electronics, 2003, vol. 47, no. 6, pp. 1111-1115.
Received 07.10.2019; Revised 07.10.2019; Accepted 19.11.2019. Information about the author:
Mamed R. Ismail-Zade - PhD student of the Electronic Engineering Department of the Moscow Institute of Electronics and Mathematics, National Research University Higher School of Economics (Russia, 123458, Moscow, Tallinskaya st., 34), mismailzade@hse.ru
Информация для читателей журнала «Известия высших учебных заведений. Электроника»
С тематическими указателями статей за 1996 - 2019 гг., аннотациями и содержанием последних номеров на русском и английском языках можно ознакомиться на сайте:
http://ivuz-e.ru
