CC BY
4
УДК 004.3
Авдыев Дж.,
Преподаватель,
Государственный энергетический институт Туркменистана.
Атаев М., Преподаватель,
Государственный энергетический институт Туркменистана.
Сапарова Дж., Студентка,
Государственный энергетический институт Туркменистана.
Акмырадова Б., Студентка,
Государственный энергетический институт Туркменистана.
Мары, Туркменистан.
СОВРЕМЕННЫЕ СЕРВЕРНЫЕ ПРОЦЕССОРЫ: INTEL XEON
Аннотация
В статье рассмотрены особенности строения современных процессоров на примере процессоров INTEL XEON. Изучены история создания и принцип работы данных процессов. Рассмотрены их технические характеристики и точные показатели производительности.
Ключевые слова: серверные процессоры, ЦПУ, Intel Xeon
Abdyyew J.,
lecturer,
State Energy Institute of Turkmenistan.
Atayew M., lecturer,
State Energy Institute of Turkmenistan..
Saparowa J., student,
State Energy Institute of Turkmenistan.
Akmyradowa B.,
student,
State Energy Institute of Turkmenistan., Mary, Turkmenistan.
MODERN SERVER PROCESSORS: INTEL XEON
Abstract
The article discusses peculiarities and structure of modern processors in the example of INTEL XEON. History of its creation and principles of work of these processors have been studied. Their technical characteristics and exact indicators of their performance have been analyzed.
Keywords:
server processors, CPU, Intel Xeon
Сегодня наиболее распространенные серверные ЦП — семейство Intel Xeon с архитектурой NetBurst, выполненные по технологии Hyper-Threading (все современные), совместимые по набору команд с другими ЦП архитектуры х86. Фактически это серверные версии соответствующих ЦП семейства Pentium 4, отличающиеся возможностью работы в многопроцессорном режиме и корпусом Socket 604 (ранее Socket 603). В семейство входят два типа процессоров: Xeon DP (Dual Processor) и Xeon MP (Multi Processor). Как следует из названий, Xeon DP может быть использован максимум в двухпроцессорных конфигурациях, а Xeon МР — в четырехпроцессорных. Впрочем, с помощью технологий, подобных Intel Profusion, указанные ограничения могут быть преодолены. Все ЦП рассчитаны на системы с топологией общей шины. В настоящее время существенных отличий между Xeon DP и Xeon MP не наблюдается, различаются только частоты системной шины: 200 и 166 МГц соответственно.
Архитектура NetBurst обеспечивает очень высокие тактовые частоты благодаря длинным конвейерам основных ФУ — 20 стадий целочисленных конвейеров для ЦП, изготавливаемых по 180-нм и 130-нм проектным нормам и 31 стадия для ЦП, выполненных по 90-нм техпроцессу (в обоих случаях не считая стадий декодирования). Так как все ЦП архитектуры NetBurst (Xeon, Pentium 4 и Celeron) имеют общую функциональную логику, незначительно изменяемую при переходе на новые проектные нормы, то все те недостатки, присущие ядрам ЦП Pentium 4 (Willamette, Northwood, Prescott), свойственны и модельному ряду Xeon. Известно, что для достижения стабильной работы на высоких частотах конвейерам NetBurst часто приходится отрабатывать «холостые» такты для синхронизации соседних стадий.
Декодер х86-команд не синхронизирован с конвейерами ФУ и производит выборку (в том числе и упреждающую) в кэш микрокоманд (trace cache) со скоростью одна команда х86 за такт. Это оказывается эффективным при многократном исполнении одного и того же кода с достаточной временной локализацией (нет необходимости декодировать команды многократно), хотя упреждающее декодирование может засорять кэш. Согласно данным Intel, размер этого кэша 12 288 микрокоманд.
А-box также состоит из трех конвейеров (один обрабатывает микрокоманды загрузки целочисленных данных, один — сохранения целочисленных данных и один — загрузки/сохранения/перемещения вещественных данных). Оба адресных конвейера по работе над целочисленными данными также являются частью Rapid Execution Engine. F-box представлен одним универсальным конвейером, предназначенным для проведения расчетных операций над командами из наборов х87, ММХ и SSE. Обслуживают перечисленные конвейеры шесть планировщиков, осуществляющих выборку из кэша микрокоманд и помещающих их в соответствующие очереди. Каждый планировщик обслуживает отдельный конвейер: по одному на каждый «быстрый» целочисленный, один — на комплексный целочисленный, один — на оба целочисленных адресных, один — на вещественный адресный и один — на вещественный конвейер. Вполне естественно, что оба планировщика, обслуживающих целочисленные конвейеры, — часть Rapid Execution Engine, в отличие от обслуживающего целочисленные адресные конвейеры — он работает на частоте ядра ЦП.
Список использованной литературы:
1. Чарльз П. К. Тайный язык информатики. 1999.
2. Харрис Д.М. Харрис С.Л. Цифровая схемотехника и архитектура комьютера. 2017.
© Авдыев Дж., Атаев М., Сапарова Дж., Акмырадова Б., 2023
