Космическое и специальное электронное приборостроение
L, R, дБ
Рис. 3. Топология полосковых проводников фильтра с индуктивной связью с внешним СВЧ-трактом (а) и его АЧХ (б)
Таким образом, использование дополнительных связей резонаторов с внешним СВЧ-трактом позволяет увеличить подавление мощности в полосах заграждения ППФ. При этом благодаря индуктивной связи с внешним СВЧ-трактом можно реализовать более симметричную амплитудно-частотную характеристику фильтра.
Библиографические ссылки
1. Микрополосковый диплексер / Д. В. Борисен-ков, С. А. Ходенков, А. О. Афонин и др. // Решетнев-ские чтения : материалы XIX Междунар. науч. конф. (10-14 ноября 2015, г. Красноярск) : в 2 ч. / под общ. ред. Ю. Ю. Логинова ; Сиб. гос. аэрокосмич. ун-т. Красноярск, 2015. С. 222-223.
2. Belyaev B. A., Serzhantov A. M., Tyurnev V. V. A dual-mode split microstrip resonator and its application in frequency selective devices // Microwave and optical technology letters. 2013. Vol. 9. P. 2186-2190.
3. СВЧ фильтры на основе 2D фотонного кристалла / С. А. Ходенков, Д. В. Борисенков, А. О. Афонин и др. // Решетневские чтения : материалы XIX Между-
нар. науч. конф. (10-14 ноября 2015, г. Красноярск) : в 2 ч. / под общ. ред. Ю. Ю. Логинова ; Сиб. гос. аэрокосмич. ун-т. Красноярск, 2015. С. 260-262.
References
1. [Microstrip diplexer] / D. V. Borisenkov, S. A. Ho-denkov, A. O. Afonin, etc. // Materialy XIX Mezhdunar. nauch. konf. "Reshetnevskie chteniya" [Materials XIX Intern. Scientific. Conf "Reshetnev reading"]. Krasnoyarsk, 2015. P. 222-223. (In Russ.)
2. Belyaev B. A., Serzhantov A. M., Tyurnev V. V. A dual-mode split microstrip resonator and its application in frequency selective devices // Microwave and optical technology letters., 2013. Vol. 9. P. 2186-2190.
3. [The microwave filters based on 2D photon crystal] / S. A. Hodenkov, D. V. Borisenkov, A. O. Afonin, etc. // Materialy XIX Mezhdunar. nauch. konf. "Reshetnevskie chteniya" [Materials XIX Intern. Scientific. Conf "Reshetnev reading"]. Krasnoyarsk, 2015. P. 260-262. (In Russ.)
© Ходенков С. А., Боев H. M., 2016
УДК 681.3:629.7
СИСТЕМА НА КРИСТАЛЛЕ В КАЧЕСТВЕ ТЕСТОВОГО ОКРУЖЕНИЯ ДЛЯ ВЕРИФИКАЦИИ СЛОЖНО-ФУНКЦИОНАЛЬНЫХ БЛОКОВ
А. В. Шахматов
Сибирский государственный аэрокосмический университет имени академика М. Ф. Решетнева Российская Федерация, 660037, г. Красноярск, просп. им. газ. «Красноярский рабочий», 31
E-mail: sanecsan@rambler.ru
Рассмотрен вопрос верификации сложно-функциональных блоков с помощью тестового программного обеспечения, выполняемого на процессоре системы на кристалле, в которую включен верифицируемый сложно-функциональный (СФ) блок. Представленный метод использован для создания тестового окружения для верификации сетевых контроллеров с помощью тестовой петли.
Ключевые слова: функциональная верификация, тестовое окружение, сетевой контроллер, тестовая петля.
<Тешетневс^ие чтения. 2016
SYSTEM ON CHIP AS A TEST ENVIRONMENT FOR VERIFYING IP-BLOCKS
A. V. Shakhmatov
Reshetnev Siberian State Aerospace University 31, Krasnoyarsky Rabochy Av., Krasnoyarsk, 660037, Russian Federation E-mail: sanecsan@rambler.ru
This paper describes the problem of verification of IP-block using the test software running on the processor system-on-chip, which includes this IP-block. The presented method is used to create a test environment for verifying network controllers via the loopback.
Keywords: functional verification, test environment, network controller, loopback.
Функциональная верификация предназначена для подтверждения соответствия спроектированного устройства заданным функциональным требованиям.
Одним из способов верификации является верификация с помощью процессора (Processor Driven Verification, PDV) [1]. Данный подход хорошо известен с того момента, как сначала мини- и микро-ЭВМ, а затем и персональные компьютеры стали использоваться для отладки и тестирования встраиваемых в них устройств, подключаемых к их внутренней шине. Тестовые воздействия на тестируемое устройство (Device Under Test, DUT) были программными. Если необходимо верифицировать внешний интерфейс к DUT, то использовалось дополнительное эталонное устройство, подключенное к компьютеру, через которое с помощью программных воздействий по физическому соединению верифицировался внешний интерфейс тестируемого устройства. Данный способ тестирования получил название тестовой петли (loopback).
Метод PVD можно использовать для верификации СФ-блоков с той разницей, что вместо компьютера используется сама система на кристалле, в которой с помощью процессорного ядра СнК программно формируются тестовые воздействия на верифицируемый СФ-блок. Таким образом, тестовое окружение состоит из процессорной системы на кристалле, включающей верифицируемый СФ-блок. При этом предполагается, что все СФ-блоки СнК, включая процессор и внутрикристальную шину, уже ранее полностью верифицированы и апробированы на практике; правильность их функционирования гарантирована; им можно полностью доверять.
Верификация сначала проводится в RTL-модели СнК, включающей и верифицируемый СФ-блок, а
затем в прототипе на базе устройств программируемой логики, например, в программируемых логических интегральных схемах типа FPGA. Тестирование с помощью FPGA-реализации позволяет выявить ошибки, не обнаруженные в процессе верификации на модели, а также убедится в значениях технологических характеристик СФ-блока для конкретной FPGA.
На рисунке представлена архитектура окружения тестирования для верификации СФ-блока сетевого контроллера. Архитектура имеет вид классической тестовой петли, когда проверяется взаимодействие двух устройств, одно из которых является эталонным, другое - проверяемым, под контролем управляющего устройства, роль которого в данном случае выполняет процессор СнК вместе с соответствующим тестовым программным обеспечением. Тестовая петля через доверенные сетевые кодеки сначала осуществляется в модели, а при прототипировании в ПЛИС заменяется физическим кабельным соединением.
Таким образом, в работе предложен способ построения окружения тестирования СФ-блоков контроллеров сетевых интерфейсов, использующий технические решения PDV.
Библиографическая ссылка
Processor Driven Verification. [Электронный ресурс]. URL: http://s3.mentor.com/public_documents/ whitepaper/resources/mentorpaper_43473.pdf (дата обращения: 09.09.2016).
References
Processor Driven Verification. Available at:
http://s3.mentor.com/public_documents/whitepaper/resou rces/mentorpaper_43473.pdf (accessed: 03.05.2016).
Сетевой кодек
Сетевой кодек
Сетевой контроллер (DUT)
Процессор
Тестовая Си-программа
Архитектура окружения тестирования для верификации СФ-блока сетевого контроллера
© Шахматов А. В., 2016