CC BY
17Электродинамика, микроволновая техника, антенны
УДК 004.3
А. Д. Володин, А. Л. Ефименко, А. В. Горлин, Д. А. Кузьмин
АО «Концерн "Океанприбор"» Чкаловский пр., д. 46, Санкт-Петербург, Россия, 197376
Синхронизация, сбор и передача сигналов многоканальной распределенной сейсморазведочной антенны
Аннотация. При создании сейсморазведочных антенн ставится задача по реализации системы, способной обеспечивать синхронное аналого-цифровое преобразование сигналов всех каналов и передавать оцифрованные сигналы в центральный вычислительный комплекс (ЦВК). Рассмотрена структура системы передачи информации от большого количества источников для применения в сейсморазведочной антенне. Приведена возможная реализация блоков аппаратуры предварительной обработки (АПО) в отдельных гермоблоках для упрощения процесса их замены. Предложены варианты структурной и функциональной схем блоков АПО. Обосновано применение конкретной элементной базы. Проведен обзор наиболее распространенных видов аналого-цифровых преобразователей и выбран оптимальный для применения в гидроакустических комплексах. Предложен вариант синхронизации с применением блоков фазовой автоподстройки частоты. Рассмотрено построение системы передачи с использованием коммутатора Ethernet с выбором оптимального протокола для передачи информации в ЦВК.
Ключевые слова: сейсморазведка, сейсмокоса, сейсморазведочная антенна, передача информации, оцифровка, синхронизация АЦП, ПЛИС, Ethernet
Для цитирования: Володин А. Д., Ефименко А. Л., Горлин А. В., Кузьмин Д. А. Синхронизация, сбор и передача сигналов многоканальной распределенной сейсморазведочной антенны // Изв. вузов России. Радиоэлектроника. 2018. № 1. С. 25-31.
A. D. Volodin, A. L. Efimenko, A. V. Gorlin, D. A. Kuzmin AO «Concern "Okeanpribor"», 46, Chkalovsky Pr., 197376, St. Petersburg, Russia
Signal Synchronization, Collection and Transmission for Multichannel Distribution Seismic Antenna
Abstract. Creation of seismic antennas involves production of a system capable to provide synchronous analog-to-digital data signal conversion of all channels and to broadcast digitized signals to the central computing complex (CCC). The article considers a structure of data transmission system from a big number of sources for application in seismic antennas. Moreover, it provides possible ways of preprocessing equipment (PE) unit arrangement in separate hermetic blocks to facilitate their replacement. Besides, the options for PE unit structural and functional schemes are offered. Application of specific chips is explained. The review of the most widespread types of digital convertors is given and the optimal one is chosen for application in hydro acoustic complexes. The option of synchronization with the use of phase-locked loop PLL units is offered. Configuration of data transmission system with the use of Ethernet switchboard setting optimal data transmission protocol is considered.
Key words: Seismic Testing, Seismograph, Seismic Antenna, Data Transmission, Digitized, ADC Synchronization, FPGA, Ethernet
For citation: Volodin A. D., Efimenko A. L, Gorlin A. V., Kuzmin D. A. Signal Synchronization, Collection and Transmission for Multichannel Distribution Seismic Antenna. Izvestiya Vysshikh Uchebnykh Zavedenii Rossii. Radioelektronika [Journal of the Russian Universities. Radioelectronics], 2018, no. l,pp. 25-31. (In Russian)
Введение. Для проведения мобильных сейсморазведочных исследований сегодня широко применяются сейсморазведочные антенны (СА) или сейсмокосы. СА конструктивно состоит из
размещенных на одинаковом расстоянии друг от друга пьезокерамических преобразователей, а также блоков аппаратуры предварительной обработки (БАПО) [1]. Одним из требований, предъ-
© Володин А. Д., Ефименко А. Л., Горлин А. В., Кузьмин Д. А., 2018
25
СА
Секция 1 [ШЛО®- буф ^ -►|бопи|
Секция 2 [ЩПО& БУФ ^ -►БОПИ
Секция 80 БУФ -►|бопи|
\г-
п
Оптический преобразователь
Команды управления/данные
Сигнал синхронизации
ЦВК
Рис. 1
являемых к СА, является обеспечение синхронности преобразования сигналов всеми каналами.
Построение СА. СА имеет внешний диаметр 60 мм и выполняется в виде 80 отдельных секций протяженностью 100 м, внутри каждой из которых располагаются БАПО сигналов (рис. 1). БАПО выполнен в виде отдельного модуля, принимающего сигналы с 16 каналов в каждой секции (рис. 1, 1-16). Принятые БАПО сигналы последовательно от секции к секции передаются в центральный вычислительный комплекс ЦВК. Так как длина линии связи между последней секцией и ЦВК составляет не менее 500 м, то передача сигналов по проводным линиям затруднена. Поэтому применяется волоконно-оптическая линия связи (ВОЛС).
Синхронизация оцифровки выполняется сквозным сигналом синхронизации, получаемым от ЦВК.
БАПО конструктивно выполнен в виде гермо-блока, внутри которого одна над другой расположены две печатные платы с электроэлементами.
Такая конструкция позволяет оперативно заменять любой из компонентов в гермоблоке в случае выхода из строя.
Блок усиления и фильтрации БУФ предназначен для формирования рабочей полосы частот и усиления сигналов, поступающих от акустических преобразователей. Задача блока оцифровки и передачи информации БОПИ - оцифровка сигналов, полученных с БУФ, накопление оцифрованных сигналов, формирование пакетов данных для передачи и приема команд от ЦВК.
Функциональная схема отдельной секции СА приведена на рис. 2.
Принцип работы. Перед передачей данных в ЦВК необходимо с помощью аналого-цифрового преобразователя АЦП сформировать цифровой код измеренной физической величины. Сегодня существует множество видов АЦП. Остановимся на наиболее распространенных.
АЦП параллельного преобразования (прямого преобразования) обладает наивысшим быстродей-
БТОУш от ЦВК
Рис. 2
ствием и самой низкой разрядностью. Так, такой АЦП фирмы "Analog Devices AD9258" [2] имеет разрядность 14 бит и быстродействие до 125 MSPS (mega samples per second - миллионов выборок в секунду). Средними показателями скорости и точности преобразования обладают АЦП последовательного приближения. К таким АЦП относится AD7641, обладающий скоростью преобразования 2 MSPS и разрядностью 18 бит. Наибольшую точность преобразования имеет дельта-сигма (ДС) АЦП или АЦП с балансировкой заряда. Данные АЦП имеют крайне скромные показатели по быстродействию, но при этом обладают самой большой точностью. Например, AD7768 имеет быстродействие 256 kSPS и разрядность 24 бит.
Для применения в гидроакустических комплексах и системах наибольшее распространение получили АЦП последовательного приближения и ДС АЦП [3] благодаря высокой точности преобразования, что является решающим фактором при построении информационно-измерительных систем.
Основываясь на описанном анализе, для оцифровки сигналов, поступающих от акустических преобразователей, был выбран 8-канальный ДС АЦП AD7768 фирмы "Analog Devices" [4]. Выбранный АЦП имеет низкий уровень шумов, разрядность 24 бит и скорость преобразования 256 kSPS. Конструктивно AD7768 выполнен в корпусе размерами 10 х 10 мм и имеет крайне низкое энергопотребление.
Устройство ДС АЦП (рис. 3) несколько сложнее других видов АЦП, но при этом он характеризуется наивысшей точностью преобразования. Работа данного АЦП основана на сравнении входного напряжения с напряжением, накопленным интегратором. Интегратором принимаются положительные или отрицательные импульсы в соответствии с результатом сравнения. ДС АЦП представляет собой следящую систему: напряжение на выходе интегратора отслеживает входное напряжение. На выходе компаратора формируется поток бит со значениями 0 или 1, являющийся цифровым кодом отслеживаемого напряжения.
-U,
ref
+U
ref
Рис. 3
Полученный поток обрабатывается цифровым фильтром (ЦФ) нижних частот (ФНЧ), в результате чего получается ^-битное значение, и подвергается децимации для снижения частоты следования. Достоинствами ДС АЦП являются крайне низкий уровень собственных шумов и высокая точность преобразования.
Сбор и передача информации в распределенной многоканальной системе. При создании распределенной многоканальной системы сбора и передача информации необходимо реализовать систему синхронизации для синхронного запуска оцифровки сигналов и передачи оцифрованной информации в ЦВК. Для синхронизации нескольких АЦП фирма "Analog Devices" предлагает использовать высокочастотный сигнал CLK и сигнал сброса/запуска преобразования SYNC, которые непрерывно подаются на все АЦП. Сигнал SYNC обеспечивает обнуление ЦФ. Далее с задержкой, связанной с наполнением ЦФ информацией, АЦП начинают одновременно выдавать данные. Для накопления информации в ЦФ необходимо несколько отсчетов, вследствие чего сигнал SYNC в схеме "Analog Devices" подается только один раз после включения питания либо после сброса.
Протяженность СА составляет 8 км. На таком расстоянии необходимо учитывать время распространения высокочастотного сигнала синхронизации и возможность его поражения импульсными помехами. Рассмотренная система синхронизации чувствительна к таким помехам. АЦП, выпавшие из синхронизма, в дальнейшем будут выдавать данные со сдвигом фазы. Такая ситуация приводит к ошибке анализа полученных данных в ЦВК, поэтому необходима система слежения за работой АЦП. Для этого предлагается формировать синхронизацию с применением блоков фазовой автоподстройки частоты (ФАПЧ) и фазы. Использование ФАПЧ позволяет передавать сигнал с меньшей частотой, а также обеспечивает защиту от импульсных помех и дрожание фронта сигнала синхронизации.
В рассматриваемой СА на АЦП подаются сигналы от восьми акустических преобразователей (рис. 2). По готовности данных формируется сигнал DRDY (DATA READY). ОТ ЦВК по витой паре с использованием ретрансляторов в каждой секции поступает сигнал DRDYm (DATA READY MASTER CLOCK). В фазовом детекторе ФД каскада ФАПЧ (рис. 4) этот сигнал сравнивается по частоте и фазе с сигналом DRDY. Напряжение на выходе ФД определяется разницей частот указанных сигналов и их сдвигом по фазе.
DRDYm от ЦВК _ ФД Петлевой
фильтр
DRDY
АЦП ^MCLK nf /
Кп Рд
F„
ГУН
Рис. 4
Выходной сигнал ФД поступает на петлевой фильтр, воздействующий на генератор, управляемым напряжением (ГУН). Последний вырабатывает сигнал с частотой Fg. В умножителе его частота повышается в соответствии с коэффициентом передискретизации Кп, в результате формируется сигнал MCLK с частотой Кп Fg.
В результате регулировки частота сигнала DRDY становится равной частоте DRDYm, но при этом существует расхождение фаз, которое зависит, в частности, от колебаний температуры и питающего напряжения. Вследствие этого необходимо также включить в схему фазовый корректор, который сравнивает фазы и вводит соответствующую задержку.
После завершения преобразования данные с выходов АЦП подаются на программируемую логическую интегральную схему ПЛИС (см. рис. 2). В качестве ПЛИС предусмотрено использование микросхемы 10M04DCF256C8G семейства MAX 10 производства фирмы "Altera" [5]. Микросхемы данного семейства обладают крайне низким энергопотреблением, обеспечивают высокую производительность и размещаются в достаточно компактном корпусе, что позволяет уменьшить размеры БОПИ.
Передача данных обеспечивается стандартным интерфейсом Ethernet, который получил широкое распространение. Использование указанного интерфейса позволяет передавать данные со скоростью до 100 Мбит/с и не требует специальных средств отладки, что существенно упрощает отладку программного обеспечения и настройку аппаратуры. Для обеспечения работы рассматриваемой системы используется спецификация Ethernet 100base-TX. Передача осуществляется по двухпарной витой паре в полнодуплексном режиме для обеспечения одновременного приема и передачи данных всеми узлами системы. Для защиты от электромагнитных помех можно использовать экранированную витую пару.
Для реализации системы, работающей в реальном времени, которая должна обеспечивать непрерывный сбор информации, оптимальным выбором является протокол UDP. Данный протокол обеспечивает отправку и прием данных
сразу по готовности в отличие от протокола TCP. В протоколе TCP предусмотрена проверка каждого пакета, перезапрос и повторная отправка пакета в случае фиксации ошибки. Из-за частых перезапросов возможно перенасыщение линии информацией, что приведет к потере пакетов и невозможности повторной отправки. Поскольку используется широковещательная рассылка, такие сбои будут возникать достаточно часто. Кроме того протокол требует существенно больших аппаратных ресурсов по сравнению с UDP. Все это делает протокол UDP наилучшим выбором.
В соответствии со стандартом Ethernet размер одного пакета не должен превышать 1518 байт, а размер данных в пакете 1500 байт (см. таблицу). В протоколе UDP размер блока данных также включает: размер заголовка IP (IP Header Size - 20 байт max) и размер заголовка UDP (UDP Header - 8 байт).
Получаем, что максимальный объем данных в составе одного пакета составляет 1472 байт. Исходя из этого, для передачи производится накопление максимально допустимого объема данных, вмещающегося в один пакет, обозначенного стандартом Ethernet. Выбранный АЦП имеет разрешающую способность 24 разряда. За каждый интервал дискретизации приходит по 3 байт информации. Каждая отдельная секция имеет 16 каналов, в результате получается 48 байт за один интервал дискретизации. Получается, что для передачи пакета необходимо накопление 1440 байт. Если суммарный объем пакета будет больше, произойдет фрагментация или потеря пакета.
Для оптимизации передаваемых данных производится накопление информации для уменьшения доли служебной информации и сокращения объема передаваемых данных.
После получения оцифрованных сигналов от АЦП информация сохраняется в памяти ПЛИС с возможностью одновременного выполнения операций чтения и записи. Объем памяти выбранной ПЛИС составляет 189 Кбит. ПЛИС также выполняет управление и запуск АЦП, отвечает на команды ЦВК, реализует протокол UDP. Для управления АЦП с ПЛИС отправляется сигнал запуска преобразования (START) и сигнал сброса (RESET).
Поле Объем, байт
Адрес получателя 6
Адрес отправителя 6
Длина/тип 2
Данные 46...1500
Контрольная сумма 4
ИТОГО 1518 max
KSZ8462
PLL -,
I Канальный уровень
На ПЛИС
125 MHz
Параллельная \li-
MmàC —I
I
Г- GPIO
I MII
MAC IEEE
$ о S1 MAC 1588
MII
Физический уровень
PCS
PMA
PMD
AUTONEG
PCS
PMA
PMD
AUTONEG
Рис. 5
MDI
MDI
Данные, накопленные ПЛИС, передаются на коммутатор Ethernet для последовательной передачи в ЦВК. В качестве коммутатора выбран микроконтроллер (МК) KSZ8462 производства фирмы "Micrel" [6] (рис. 5). Фирма "Micrel", ныне принадлежащая компании "Microchip", является одной из ведущих производителей сетевого оборудования. Выбор указанного МК определяется низким энергопотреблением 100 мА и небольшими размерами корпуса 10 х 10 мм. МК позволяет одновременно принимать и отправлять данные по двум Ethernet-портам. Первый порт используется для обмена данными с предыдущей, второй - со следующей секциями.
МК KSZ8462 состоит из двух уровней: физического и канального, связь между которыми обеспечивается независимым межсредовым интерфейсом MII (Media Independent Interface) [7], [8]. Физический уровень (Physical layer) представляет собой микросхему, предназначенную для подключения к среде передачи через интерфейс MDI (Medium Dependent Interface). Физический уровень содержит следующие подуровни:
- подуровень кодирования PCS (Physical Coding Sublayer) (4b/5b (100base TX), использующий метод физического кодирования MLT-3 (многоуровневая передача);
- подуровень физического соединения PMA (Physical Medium Attachment, обеспечивающий преобразование группы кодов в поток бит и синхронизацию приема/передачи;
- подуровень зависимости физической среды PMD (Physical Medium Dependent), определяющий аппаратные компоненты, обеспечивающие создание физических соединений между станциями;
- подуровень согласования скорости передачи AUTONEG (Auto-Negotiation).
Канальный уровень предназначен для передачи данных узлам, находящимся в том же сегмен-
те, и включает: драйвер управления логической связью LLC (Logical Line Control), который обеспечивает управление логической связью и проверку правильности передачи информации, и драйвер MAC (Media Accesses Controller), управляющий доступом к среде. Связь между уровнями осуществляется независимым межсредовым интерфейсом MII и подуровнем согласования.
Связь со средой передачи данных (витой парой) осуществляется с использованием интерфейса MDI (Medium Dependent Interface).
Связь между ПЛИС и Ethernet-контроллером организуется по параллельной шине, имеющей 2 режима работы: 8 и 16 бит. Режим выбирается установкой бита на входе "HA" в состояние лог. 0 для работы в 8-битовом и лог. 1 для работы в 16-битовом режимах. Данные поступают на шину SD (16 или 8 бит), которая может работать как на чтение, так и на запись. Переключение между режимами чтения/записи выполняется сигналами на входах RD и WR соответственно. Максимальная скорость обмена между контроллером и ПЛИС не превышает 320 Мбит/с.
Выводы. В настоящей статье предложена реализация системы сбора и обработки СА большой протяженности. Обоснована возможность создания БАПО с использованием конкретных микросхем, который обеспечит посекционный синхронный сбор данных. Построены структурная и функциональная схемы БАПО СА. Рассмотрено применение протокола UDP стандарта Ethernet 100baseTX как наиболее перспективного. Предложенный вариант реализации синхронизации с применением блоков ФАПЧ позволяет передавать сигнал с меньшей частотой, что снижает влияние помех.
Работоспособность модуля будет проверена в процессе стендовых испытаний после изготовления печатных плат.
шина
СПИСОК ЛИТЕРАТУРЫ
1. Кузнецов В. М., Шехтман Г. А., Череповский А. В. Методика наблюдений в многоволновой сейсморазведке // Технологии сейсморазведки. 2013. № 2. С. 37-59.
2. URL: www.analog.com/ru/products/analog-to-digi-tal-converters.html (дата обращения: 05.09.2017).
3. Рыжиков А. В., Барсуков Ю. В. Системы и средства обработки сигналов в гидроакустике: учеб. пособие. СПб.: Изд-во СПбГЭТУ "ЛЭТИ", 2007. 144 с.
4. 8-/-4-Channel, 24-Bit, Simultaneous Sampling ADCs with Power Scaling, 110.8 kHz BW. AD7768-7768-4. URL: http://www.analog.com/media/en/technical-documen-tation /data-sheets/AD7768.pdf (дата обращения: 28.02.2018)
Статья поступила в редакцию 31 октября 2017 г.
5. MAX 10 FPGA Device Overview. URL: www.altera.com (дата обращения: 10.09.17)
6. KSZ8462HL/KSZ8462FHL IEEE 1588 Precision Time Protocol-Enabled Two-Port 10/100Mb/s Ethernet Switch with 8 or 16 Bit Host Interface. URL: www.microchip.com (дата обращения: 15.09.17)
7. Куин Л., Рассел Р. Fast Ethernet. Киев: BHV, 1998. 448 с.
8. Олифер В., Олифер Н. Компьютерные сети. Принципы, технологии, протоколы. 4-е изд. СПб.: Питер, 2010. 944 с.
Володин Александр Дмитриевич - бакалавр (2012) по специальности "Морские информационные системы", инженер АО «Концерн "Океанприбор"». Автор трех научных работ. Сфера научных интересов -разработка цифровых систем передачи информации. E-mail: sasha.volodin94@gmail.com
Ефименко Александр Леонидович - дипломированный специалист по направлению "Информационно-измерительная техника и технологии" (2007, Балтийский государственный технический университет "Воен-мех" им. Д. Ф. Устинова), ведущий инженер АО «Концерн "Океанприбор"». Автор пяти научных публикаций. Сфера научных интересов - проектирование систем обработки и передачи информации. E-mail: aleks99979@bk.ru
Горлин Александр Викторович - кандидат технических наук (1979), старший научный сотрудник АО «Концерн "Океанприбор"». Автор более 30 научных работ. Сфера научных интересов - малосильное электронное приборостроение. E-mail: Gorlin.a.v.@gmail.com
Кузьмин Денис Александрович - дипломированный специалист по направлению "Проектирование и технология радиоэлектронных средств" (2003, Санкт-Петербургский государственный электротехнический университет "ЛЭТИ" им. В. И. Ульянова (Ленина)), заместитель начальника НИО ПО АО «Концерн "Океан-прибор"». Автор пяти научных публикаций. Сфера научных интересов - разработка электроники. E-mail: gaspurucho@mail.ru
REFERENCES
1. Kuznetsov V. M., Shekhtman G. A., Cherepovskii A. V. Observation Seismic Technologies. Tekhnologii seismorazvedki [Seismic Technologies]. 2013, no. 2, pp. 37-59. (In Russian)
2. Available at: www.analog.com/ru/products/ analog-to-digital-converters.html (accessed: 05.09.2017).
3. Ryzhikov A. V., Barsukov Yu. V. Sistemy i sredstva obrabotki signalov v gidroakustike: Ucheb. posobie [Systems and Means of Signal Processing in Hydro acoustics] SPb, Izd-vo SPbGETU "LETI", 2007, 144 p. (In Russian)
4. 8-/-4-Channel, 24-Bit, Simultaneous Sampling ADCs with Power Scaling, 110.8 kHz BW. AD7768-7768-4. Available at: http://www.analog.com/media/en/technical-documentation /data-sheets/AD7768.pdf (accessed: 28.02.2018).
5. MAX 10 FPGA Device Overview. Available at: www.altera.com (accessed: 10.09.17).
6. KSZ8462HL/KSZ8462FHL IEEE 1588 Precision Time Protocol-Enabled Two-Port 10/100Mb/s Ethernet Switch with 8 or 16 Bit Host Interface. Available at: www.microchip.com (accessed: 15.09.17).
7. Quinn L., Russell R. Fast Ethernet. New York, John Wiley and Sons, 1997, 417 p.
8. Olifer V., Olifer N. Komp'yuternye seti. Printsipy, tekhnologii, protokoly. 4-e izd. [Computer networks. Principles, technologies, protocols]. SPb, Piter, 2010, 944 p. (In Russian)
Received October, 31, 2017
Aleksandr D. Volodin - Bachelor of Science (2012) in Sea Information Systems of Russian State Hydromete-orological University, Engineer (2016) for JSC «Concern "Oceanpribor"». The author of 3 scientific publications. Area of expertise: development of digital information transmission systems. E-mail: sasha.volodin94@gmail.com
Aleksandr L. Efimenko - Engineer in Information Measurement Engineering and Technology of BSTU "VOENMECH" n. a. Ustinov, Leading Engineer for JSC «Concern "Oceanpribor"». The author of 5 scientific publications. Area of expertise: information processing and transmission system engineering. E-mail: aleks99979@bk.ru
Aleksandr V. Gorlin - Ph.D. in Engineering (1979), Senior Research Officer (1980) for JSC «Concern "Oсeanpribor"». The author of more than 30 scientific publications. Area of expertise: low-power electronic instrument engineering. E-mail: Gorlin.a.v.@gmail.com
Denis A. Kuzmin - Engineer (2003) in Design and Technology of Radioelectronic Facilities of Saint Petersburg Electrotechnical University "LETI". Deputy Chief of Department of JSC "Concern "Oсeanpribor". The author of 5 scientific publications. Area of expertise: electronics engineering. E-mail: gaspurucho@mail.ru
