CC BY
83
УДК 621.3
СХЕМОТЕХНИЧЕСКОЕ ПРОЕКТИРОВАНИЕ ЭЛЕКТРОННЫХ КЛЮЧЕЙ ПРОГРАММИРУЕМЫХ КОММУТАТОРОВ ПЛИС ТИПА ППВМ С ОДНОУРОВНЕВОЙ СТРУКТУРОЙ МЕЖСОЕДИНЕНИЙ В САПР TANNER
А.В. Строгонов, С.И. Давыдов, А.В. Арсентьев, М.С. Мотылев, Д.С. Шацких
Рассматривается схемотехническое проектирование электронных ключей для реализации схем программируемой коммутации межсоединений в горизонтальных и вертикальных трассировочных каналах ПЛИС типа ППВМ
Ключевые слова: программируемые пользователем вентильные матрицы, логический блок, структура межсоединений
Коммутация межсоединений в трассировочных каналах ПЛИС типа ППВМ осуществляется с помощью программируемого коммутатора-
маршрутизатора. Рассмотрим ключи, используемые
в проходных логических схемах ПЛИС, в частности, для программируемой коммутации межсоединений. На рис 1,а изображен п-МОП ключ (однополярный ключ) с инвертором на выходе.
Рис.1. Анализ схемы по постоянному току БС. п-МОП ключ с инвертором на выходе (а); п-МОП ключ со схемой восстановления уровня (б) и КМОП-ключ со схемой восстановления уровня (в)
Транзистор (п-МОП ключ) действует как передаточный вентиль. Он используется для разделения и временного запоминания заряда на соседних узлах схемы. Если на входе сік действует высокий уровень, то транзистор проводит, и узел Х, представляющий паразитную емкость, которая представляет собой емкость затвора инвертора, заряжается почти до уровня £7вх. На рис. 1,б
Строгонов Андрей Владимирович - ВГТУ, д-р техн. наук, профессор, e-mail: [email protected] Давыдов Сергей Игоревич - ВГТУ, аспирант, e-mail: [email protected] Арсентьев Алексей Владимирович - ВГТУ, ст. преподаватель, e-mail: [email protected] Мотылев Максим Сергеевич - ВГТУ, аспирант, e-mail: [email protected] Шацких Дмитрий Сергеевич - ВГТУ, аспирант, e-mail: [email protected]
совместно с n-МОП ключом применяется буфер восстановления уровня сигнала, т.к. при использовании n-МОП ключей высокий уровень в цепочке снижается после каждого элемента на величину порогового напряжения.
В качестве примера, будем использовать длинноканальные МОП-транзисторы (L=2 мкм). Геометрические размеры L и W для логических элементов, используемых в тестовой схеме, взяты из демонстрационной схемной библиотеки цифровых логических элементов по КМОП-технологии (SCMOS) САПР БИС Tanner EDA, разработанной по методу стандартных ячеек, с одинаковой длинной канала МОПТ.
Анализ схемы по постоянному току DC в САПР БИС Tanner EDA показан на рис.1. Используются Spice-модели (Level=3) КМОП-технологии фирмы Hewlett Packard (технологический процесс
CMOS14TB, G.3 мкм). Моделируется статический режим работы, n-МОП и КМОП-ключи открыты. Напряжение in, подаваемое на вход ключей, линейно возрастает от G до 3 В с шагом G.G3 В. Напряжение питания UDD измененяется с 2.3 до 3 В с шагом G.3 В.
На рис.2 показаны передаточные характеристики n-МОП ключа с инвертором на выходе (напряжение в узле X), n-МОП ключа со схемой восстановления уровня (X1) и КМОП-ключа со схемой восстановления уровня (X2). Например, при входном
напряжении in=4 В схема восстановления уровня принудительно “дотягивает” напряжение в узле X1
до уровня напряжения питания UDD . Напротив, напряжение в узле X3 КМОП-ключа лучше повторяет входное. А для n-МОП ключа в узле X имеется падение напряжения на величину порогового напряжения транзистора. На рис.З показаны передаточные характеристики n-МОП ключа с инвертором на выходе (напряжение в узле Out), n-МОП ключа со схемой восстановления уровня (Out1) и КМОП-ключа со схемой восстановления уровня (Out2). На рис.4 показана тестовая схема для моделирования переходных процессов.
Рис.2. Анализ схемы по постоянному току DC. Передаточные характеристики n-МОП ключа с инвертором на выходе (напряжение в узле X), n-МОП ключа со схемой восстановления уровня (X1) и КМОП-ключа со схемой восстановления уровня (X2)
vin (V)
Рис.З. Анализ цепи по постоянному току DC. Передаточные характеристики n-МОП ключа с инвертором на выходе (напряжение в узле Out), n-МОП ключа со схемой восстановления уровня (Out1)
и КМОП-ключа со схемой восстановления уровня
Результаты схемотехнического моделирования тестовой схемы показаны в таблице и на рис.5.
Задержки переключения сигналов tрЬН (интервал
времени между фронтами входного и выходного импульсных сигналов, выходной сигнал меняется от
низкого уровня до высокого) и t рНЬ (интервал
времени между фронтами входного и выходного импульсных сигналов, выходной сигнал меняется от высокого уровня до низкого) измерялись по уровню
сигнала, равному и/ 2.
Результаты схемотехнического моделирования тестовой схемы
Схема на рис.4 Температура 27 °С Температура 150 °С
tpLH , нс tLH , нс с н L H Л t tHL , нс ^pLH , нс с н H L t ^pHL , нс с н L H t
а 3.37 3.06 0.30 2.75 3.99 4.06 0.67 3.25
б 4.63 3.03 0.36 2.45 5.31 3.64 0.78 3.0
в 4.62 3.11 0.40 2.47 5.29 3.69 0.79 3.0
CD
СТЗ
"о
CD
СТЗ
"о
CD
СТЗ
"о
Рис.5. Анализ переходных процессов. Результаты схемотехнического моделирования n-МОП ключа с инвертором на выходе и со схемой восстановления уровня; и КМОП-ключа со схемой восстановления уровня: а) напряжение в узле X; б) напряжение в узле X1; в) напряжение в узле X2
Задержки фронта нарастания (длительность фронта) выходного сигнала tLH определялись по уровню
0.1* UDD и по уровню 0.9* UDD для среза сигнала (длительность среза) tHL. Моделирование показывает, что с ростом температуры задержки распространения сигналов и фронтов возрастают. На рис.6 и рис.7 показаны результаты анализа Parametric sweep (параметрический анализ для анализа переходных процессов) для n-МОП ключа
со схемой восстановления уровня при T = 27 0С,
UDD = 5 В . В первом случае (рис.6) варьируется
ширина канала Wn п-МОПТ ключа от 8 до 22 мкм с шагом 2 мкм, во втором случае (рис.7) варьируется ширина канала Wp р-МОПТ в обратной связи. Остальные геометрические размеры фиксированы.
Анализ рис.6 и рис.7 показывает, что для длины канала 2 мкм, геометрические размеры транзисторов, приведенные в табл.2, могут быть признаны удовлетворительными.
Схемотехническое моделирование ключей, показало преимущество схемы с восстановлением уровня, а также, что мультиплексорные структуры на п-МОП ключах обладают большим быстродействием.
аз
О)
(О
"о
>
1
Рис.6. Анализ Parametric sweep. Изменение фронтов tLH , tHL и задержек распространения сигналов tpLH и tpHL при варьировании параметра Wn ширины канала n-МОП ключа от 8 до 22 мкм
с
X
J ... —
3 — 3
Рис.7. Анализ Parametric sweep. Изменение фронтов tLH
при варьировании параметра Wp ширины канала p-МОПТ в обратной связи от 6 до 22 мкм
tHL и задержек распространения сигналов tpLH и tpHL
Литература
1. Betz V. and Rose J. “How Much Logic Should Go in an FPGA Logic Block?” // IEEE Design and Test Magazine, Spring 1998, pp.10-15.
2. Betz V. and Rose J. “FPGA Routing Architecture: Segmentation and Buffering to Optimize Speed and Density” // IEEE Design and Test Magazine, Spring 1999, pp.23-29.
3. David Lewis et al. “The Stratix Logic and Routing Architecture”. Proc FPGA-02, pp.12-20.
4. Elias Ahmed and Jonathan Rose. “The Effect of LUT and Cluster Size on Deep-Submicron FPGA Performance and Density”, Proc FPGA-00, pp.3-12. Tomasz S. Czajkowski and Jonathan Rose. A Synthesis Oriented Omniscient Manual Editor FPGA’04, February 22-24, 2004, Monterey, California, USA, pp.89-98.
Воронежский государственный технический университет
SCHEMATIC DESIGN PROGRAMMABLE SWITCH FPGA WITH SINGLE-LEVEL STRUCTURE INTERCONNECTION IN CAD TANNER A.V. Strogonov, S.I. Davydov, A.V. Arsentjev, M.S. Motylev, D.S. Shackih
In article consider designing of pass transistors for realization of circuits of programmed switching interconnections in horizontal and vertical route-making channels FPGA
Key words: field-programmable gate arrays, logic blocks, routing architecture
