CC BY
7Научная статья УДК 004.052.32:681.518.5 doi:10.24151/1561-5405-2023-28-5-670-686 EDN: JSSLNH
Самодвойственные отказоустойчивые структуры с контролем вычислений по паритету I. Структуры на основе дублирования и метода логической коррекции сигналов
Д. В. Ефанов1'2, Т. С. Погодина2
1 Санкт-Петербургский политехнический университет Петра Великого, г. Санкт-Петербург, Россия Российский университет транспорта, г. Москва, Россия
Аннотация. Отказоустойчивые цифровые устройства синтезируют, как правило, с применением методов модульной избыточности и помехоустойчивого кодирования состояний. Однако такие подходы не учитывают специфики структур исходных объектов. Решение задачи синтеза отказоустойчивых устройств может быть найдено за счет применения при их построении схем встроенного контроля и метода логической коррекции сигналов при синтезе блока фиксации искаженных сигналов. В работе для сокращения структурной избыточности отказоустойчивого устройства использованы методы булевой алгебры, теории информации и кодирования. Рассмотрены самодвойственные отказоустойчивые структуры с контролем вычислений по паритету, которые функционируют в импульсном режиме и требуют для работы временной избыточности. Применение таких структур может служить альтернативой использованию метода внесения тройной модульной избыточности и коррекции ошибок мажоритарными элементами. Представленные структуры выполнены с контролем вычислений основным (исходным) устройством либо дополнительным со схемой сжатия по паритету и с преобразованием единственного контрольного сигнала в самодвойственный сигнал. Для двух самодвойственных структур использовано дублирование с дополнительным контролем вычислений, для трех других структур использован метод логической коррекции сигналов при реализации блока фиксации искаженных сигналов без применения методов внесения модульной избыточности. Для каждой самодвойственной отказоустойчивой структуры приведены выражения с целью определения показателей сложности их реализации в общем виде. Даны выражения для оценки эффективности применения каждой из структур. Установлено, что описанные самодвойственные отказоустойчивые структуры с контролем вычислений по паритету во многих случаях дают более простые с точки зрения избыточности устройства, чем структуры, выполненные по традиционному методу внесения тройной модульной избыточности с мажоритарной коррекцией сигналов. Они могут быть использованы на практике при создании вычислительных устройств и систем на современной программируемой элементной базе.
© Д. В. Ефанов, Т. С. Погодина, 2023
Ключевые слова: отказоустойчивые устройства, самодвойственные устройства, коррекция ошибок, контроль вычислений по паритету, самодвойственное тестирование
Для цитирования: Ефанов Д. В., Погодина Т. С. Самодвойственные отказоустойчивые структуры с контролем вычислений по паритету. I. Структуры на основе дублирования и метода логической коррекции сигналов // Изв. вузов. Электроника. 2023. Т. 28. № 5. С. 670-686. https://doi.org/10.24151/1561-5405-2023-28-5-670-686. - EDN: JSSLNH.
Original article
Self-dual fault-tolerant structures with calculations checking by parity code
I. Structures based on duplication and the Boolean signals correction method
D. V. Efanov1'2, T. S. Pogodina2
1Peter the Great St. Petersburg Polytechnic University, St. Petersburg,
Russia
2
Russian University of Transport, Moscow, Russia [email protected]
Abstract. Fault-tolerant digital devices are usually synthesized with methods of modular redundancy and antinoise state coding. Researches show that such approaches have no consideration for the specifics of the original objects' structures. The solution to the problem of synthesis of fault-tolerant devices can be found through the use of concurrent error-detection circuit with their construction and applying the method of Boolean signals correction in the synthesis of the block for fixing distorted signals. In this work, in order to reduce the structural redundancy of the fault-tolerant device the methods of Boolean algebra, information and coding theory are used. Self-dual fault-tolerant structures with calculations checking by parity code that operate in pulse mode and require temporary redundancy for operation are considered. The presented structures can serve as an alternative to the method of introducing triple modular redundancy and error correction using majority elements. All presented structures are implemented with the calculations checking by the main (source) device, or an additional one with a parity compression circuit and with the conversion of a single check signal into a self-dual signal. Two of the presented self-dual structures implement the idea of duplication with additional calculations checking, the other three are based on the use of Boolean signals correction method when implementing a block for fixing distorted signals and do not imply the use of modular redundancy methods. For each of the self-dual fault-tolerant structures, expressions are given to determine the indicators of the complexity of technical implementation in a general form. Expressions are given to evaluate the effectiveness of each of the structures. It has been established that the described self-dual fault-tolerant structures with parity calculations checking in many cases provide simpler devices in terms of redundancy than those implemented using the traditional method of introducing triple modular redundancy with majority
correction of signals. They can be used in practice when implementing computing devices and systems on a modern programmable element base.
Keywords, fault-tolerant devices, self-dual devices, error correction, calculations checking by parity code, self-dual testing
For citation. Efanov D. V., Pogodina T. S. Self-dual fault-tolerant structures with calculations checking by parity code. I. Structures based on duplication and the Boolean signals correction method. Proc. Univ. Electronics, 2023, vol. 28, no. 5, pp. 670-686. https://doi.org/10.24151/1561-5405-2023-28-5-670-686. - EDN. JSSLNH.
Введение. Устройства и системы критического применения в области промышленности и транспорта должны отвечать заданным требованиям функциональной безопасности [1, 2]. Для этого необходимо применение методов аппаратного, программного, параметрического резервирования и диверсной защиты, технического диагностирования, синтеза устройств с контролепригодными, самопроверяемыми и отказоустойчивыми структурами, а также помехозащищенного и помехоустойчивого кодирования, методов контроля вычислений и т. д. [3-8].
Важное направление в обеспечении высокой надежности и безопасности систем критического применения - синтез отказоустойчивых устройств. Как правило, применяются архитектуры, основанные на методах внесения модульной избыточности для достижения свойства отказоустойчивости структур и методах контроля вычислений. Например, в управляющих комплексах для железнодорожного транспорта широко применяются такие известные архитектуры, как 1oo2, 2oo3 и 1oo2D, использующие соответственно два, три и четыре блока, реализующие одинаковые функции, с последующей проверкой вычислений [9, 10]. Именно за счет внесения существенной избыточности достигается свойство «нечувствительности» к отказам. Исследования показывают, что возможно построение отказоустойчивых устройств и систем, в которых не используется прямое внесение модульной избыточности, а применяются методы синтеза самопроверяемых устройств на основе помехозащищенного кодирования [11]. При этом множество покрываемых неисправностей ограничивается (однако для реальных устройств оно также ограничено) какой-либо моделью неисправностей, а структура выполняется отказоустойчивой в предположении, что возможны одиночные неисправности в каком-либо из ее блоков. Одним из подходов к построению устройств с обнаружением неисправностей является использование свойств самодвойственных булевых функций [12], что требует внесения временной избыточности и использования импульсных режимов функционирования. Как показано в работе [13], это, в свою очередь, позволяет повышать показатели контролепригодности, что крайне важно для устройств и систем критического применения, входные данные для которых меняются не так часто. К ним относятся, например, железнодорожные управляющие комплексы электрической централизации стрелок и сигналов [14].
В настоящей работе рассматриваются самодвойственные отказоустойчивые структуры, реализованные без применения методов внесения модульной избыточности, а также исследуются их характеристики. Такие структуры синтезируются на основе метода логической коррекции сигналов для построения схем контроля и фиксации искаженных сигналов.
Самодвойственные устройства. Устройства, выходы которых описываются самодвойственными булевыми функциями, называются самодвойственными [15]. Самодвойственные устройства менее многообразны по сравнению с устройствами, на выходах которых формируются произвольные булевы функции. Свойство само-
двойственности реализуемых функций присуще простым цифровым устройствам, таким, например, как устройства контроля вычислений по модулю M = 2 с нечетным числом входов, полные сумматоры, мажоритарные элементы и др.
Цифровые устройства могут характеризоваться индексом самодвойственности
/а е [0,1], показывающим, насколько исходная схема устройства близка к самодвойственной [16]. Так как любую булеву функцию можно преобразовать в самодвойственную с помощью всего одной переменной, возможно получить для любой схемы ее самодвойственную реализацию [17]. Очевидно, что для схем с высокими показателями /а самодвойственное преобразование более простое, чем для схем с низкими показателями /а.
В работе [17] доказано, что полностью определенный конечный автомат является самодвойственным, если его комбинационная часть самодвойственна. Неполностью определенный конечный автомат является самодвойственным, если его комбинационная часть самодвойственная и выполняется следующее условие для любой пары Хф где X - входная последовательность; ф = - состояние автомата
(У^ г = 1, к, - внутренние переменные): Xф с ¥ - область определения автомата. В этой же работе приведены самодвойственные модификации простейших конечных автоматов - триггеров. Отдельным направлением в исследованиях самодвойственных устройств является изучение особенностей синтеза самопроверяемых схем встроенного контроля по признаку самодвойственности вычисляемых функций. Например, в работе [18] описана самодвойственная структура самопроверяемого конечного автомата и обсуждены результаты ее применения. Показано, что для использованной выборки тестовых конечных автоматов при реализации самодвойственного самопроверяемого автомата при усложнении примерно в 2,2 раза удается обнаружить 97,5 % неисправностей функциональных элементов и 98,9 % неисправностей входных линий. В работе [19] продолжены исследования синтеза устройств с обнаружением неисправностей и рассмотрены методы реализации самодвойственных самопроверяемых конечных автоматов и более подробно Т-триггера, отмечены преимущества самодвойственных и пара-фазных схем, обусловленные возможностью обнаружения неисправностей соединительных линий.
Свойства самодвойственных функций могут эффективно использоваться при синтезе не только самопроверяемых устройств, но и отказоустойчивых. Например, в работе [20] описана структура с коррекцией ошибок, основанная на использовании самодвойственного дополнения с контролем вычислений основным устройством и специализированных корректоров сигналов, в [21] - структура с коррекцией ошибок, основанная на использовании самодвойственного дополнения совместно с дублированием исходного устройства.
Самодвойственные отказоустойчивые структуры на основе дублирования с контролем вычислений по паритету. Для разработки отказоустойчивых устройств широко используется структура, основанная на тройной модульной избыточности и мажоритарной коррекции ошибок [22, 23]. Она имеет свойство коррекции любых одиночных неисправностей в каком-либо из блоков. Исключение составляют элементы коррекции - мажоритарные элементы, проявления неисправностей выходных элементов которых не будут обнаружены, что повлияет и на саму процедуру коррекции. Однако для исключения этого на практике используются высоконадежные мажоритарные элементы [4].
Недостаток структуры с тройной модульной избыточностью в том, что в ней для коррекции ошибок применяются три одинаковых исходных блока ,Р(х). С точки зрения
проектирования это - преимущество, однако с точки зрения сложности реализации конечного устройства - явный недостаток, поскольку показатели сложности реализации отказоустойчивого устройства более чем втрое превышают показатели сложности исходного устройства. Уменьшить показатели сложности реализации можно за счет применения метода, основанного на дублировании с контролем вычислений. На рис. 1 приведены самодвойственные отказоустойчивые структуры на основе дублирования с контролем вычислений.
Для коррекции сигналов в данных структурах не используется свойство, известное из теории кодирования, согласно которому для исправления ошибки кратностью d необходимо выполнение условия dmin > 2d +1, где dmm - расстояние Хэмминга (в случае однократной ошибки dmin > 3 ). Это требует создания схемы встроенного контроля (СВК) для основного блока F(x) или для дополнительного.
СВК строится с применением схемы сжатия сигналов с выходовfi,f2, ...,fm, вычисляемых основным или дополнительным устройством, по паритету у = f Ф f Ф ••• ® fm-x ® fm с дальнейшим преобразованием функции паритета в самодвойственную булеву функцию по формуле и = у Ф 8, где 5 - функция самодвойственного дополнения (использован метод самодвойственного паритета [24]). Функция дополнения вычисляется блоком самодвойственного дополнения A(x). Контроль самодвойственности сигнала и осуществляется с использованием тестера самодвойственности SSC (Self-Checking Self-Dual Checker), работа которого описана в [25]. На выходах z0 и z1 формируется парафазный сигнал <01> или <10> в случае корректности вычислений. Нарушение парафазности свидетельствует о наличии ошибки в вычислениях. Двухпроводной сигнал <z0z1> преобразуется на выходах СВК в однопроводной с использованием одного элемента XOR: s = z Ф z1. Данный сигнал является сигналом ошибки: при 8 =1 ошибки нет (либо она маскируется), а при s = 0 ошибка зафиксирована. Сигнал ошибки служит для активации работы блока коррекции сигналов. Для правильной коррекции устанавливается каскад сравнения сигналов с одноименных выходов основного и дополнительного блоков F(x) - каскад двухвходовых элементов XOR ai, i = 1, m. Если ai = 1, то фиксируется ошибка на выходе данного элемента сравнения ei = 1.
В структуре, приведенной на рис. 1, а, СВК установлена для определения корректности вычислений основным устройством, поэтому сигнал ошибки на ее выходе 8 = 0 должен являться сигналом активации работы блока коррекции сигналов. С этой целью он предварительно инвертируется. Блок коррекции сигналов образован элементами выбора корректируемых функций - AND и XOR di, i = 1, m, для каждой функции. Активация коррекции осуществляется в том случае, если на i-м элементе AND сформирован сигнал логической единицы.
В структуре, приведенной на рис. 1, б, СВК контролирует вычисления на выходах дополнительного устройства. Оно необходимо только для контроля, поэтому при его ошибках ложной коррекции происходить не должно. С этой целью сигнал ошибки 8 в отличие от сигнала в структуре на рис. 1, а не инвертируется.
Отметим две особенности отказоустойчивых структур, основанных на дублировании. Первая особенность: при реализации СВК может быть подобран такой способ самодвойственного дополнения, который позволит выбрать минимальный по показателям сложности блок A(x). Это следует из многообразия способов получения самодвойственных
функций: для n аргументов существует 22 самодвойственных функций (например, для устройства с m = 4 выходами существует 2 = 2 = 65 536 способов получения
Рис. 1. Самодвойственная отказоустойчивая структура на основе дублирования с контролем вычислений по паритету основным блоком (а) и дополнительным блоком (б) Fig. 1. Self-dual fault-tolerant structure based on duplication with calculations checking by parity code
by a basic block (a) and an additional block (b)
самодвойственной функции и с использованием функции 5). Значения функции 5 могут быть получены эвристически путем ее доопределения либо с использованием функционального подхода. Некоторые способы самодвойственных преобразований приведены в работе [26]. Вторая особенность: ложная коррекция или ее отсутствие возможны в том случае, если СВК не зафиксирует ошибку или откажет какой-либо из элементов блока коррекции сигналов. Поэтому требуется анализ множества допустимых ошибок на выходах устройства при внесении в него полного множества неисправностей из заданного класса, а также высоконадежная реализация блока коррекции сигналов. В случае использования кода паритета для сжатия сигналов требуется исключить все ошибки с четными кратностями. Это возможно путем выделения групп независимых выходов либо путем изначальной реализации блока F(x) в виде устройства, имеющего единую группу независимых выходов [3]. Альтернатива этим способам -применение вместо кодов паритета кодов с более высокой обнаруживающей способностью [27, 28].
Структуры устройств оцениваются различными показателями сложности реализации. Это может быть условный показатель (характеризующий сложность без привязки к конкретной технологии реализации, например число литер в формульной записи или число входов используемых логических элементов) либо абсолютный показатель (характеризующий сложность в конкретных измерительных единицах, например в числе транзисторов на кристалле, использованных при построении устройства).
Показатель сложности технической реализации обозначим через Lba (усл. ед.), нижний индекс a указывает на конкретный функциональный блок в составе устройства, верхний индекс b - на принадлежность к какой-либо структуре. Для некоторых функциональных блоков вне зависимости от структуры показатель сложности постоянный. В этом случае верхний индекс не указываем.
Запишем выражение, определяющее показатель сложности широко распространенной структуры с тройной модульной избыточностью и с применением мажоритарных элементов для коррекции (TMR-система (Triple-Modular Redundancy System)):
LTMR = 3LF(x) + mLMAJ, (1)
где LF(^ - показатель сложности реализации блока F(x); L^ - показатель сложности
реализации мажоритарного элемента.
Можно считать, что показатель LrMR - верхняя оценка сложности реализации отказоустойчивого устройства, с которой целесообразно сравнивать показатели сложности устройств для иных отказоустойчивых структур. Кроме того, заметим, что структура с тройной модульной избыточностью с мажоритарной коррекцией ошибок может, так же как и все рассмотренные далее, функционировать в импульсном режиме, так как мажоритарный элемент является самодвойственным устройством.
Выражение для оценки сложности структуры на основе дублирования (DMR-система (Double-Modular Redundancy System)) с контролем вычислений по паритету основным блоком записывается в следующем виде:
TN — or TDMRN J J _
LDMR = 2LF (x) + LCED + LSCB + mLXOR =
= 2LF(x) + (LD(x) + mLXOR + LSSC + LXOR ) + (mL2AND + mLXOR ) + mLXOR = (2)
. tDMR
x) + LA( x)
: 2Lf(x) + LDMR + Lssc + (3m +1) Lxor + mL
2
где N в верхнем индексе указывает на конкретную структуру ( N е {P, A}, P (primary) указывает на то, что контролируются вычисления на выходах основного блока, A (additional) - дополнительного); LDMRn - показатель сложности СВК; LSCB - показатель сложности блока коррекции сигналов; LXOR - показатель сложности элемента XOR; LDMRn - показатель сложности блока самодвойственного дополнения в СВК; L55C - показатель сложности тестера самодвойственности; L2AND - показатель сложности элемента AND c двумя входами (отметим, что не учитываются инверсии на входах этих элементов).
Учитывая, что в структурах, приведенных на рис. 1, использованы по две копии
rv \ tDMRP tDMRA
исходного устройства F(x), можно записать L( = L( , а значит, структуры отказоустойчивых устройств на основе дублирования с контролем вычислений по паритету имеют одинаковые показатели сложности. Разными они будут только в том случае, если при реализации копии F(x) используется диверсная защита аппаратных средств: на выходах выполняются те же функции, что и исходным устройством, но с использованием другой технологии (другая элементная база, другие функции и пр.). Далее эта разница не учитывается.
Самодвойственная отказоустойчивая структура на основе дублирования с контролем вычислений по паритету эффективнее структуры с тройной модульной избыточностью по показателю сложности реализации в том случае, если разница между величинами LrMR и LNmr положительная. Запишем разницу между выражениями (2) и (1):
ДLDMR/TMR = LTMR ~ LDMR = (3LF(х) + mLMAJ ) -
-( 2Lf( х) + LDMR + Lssc +(3m +1) Lxor + mLlAm )= (3)
х) 1 х)
= (LF(х) + mLMAJ ) - (LDMT + LSSC + (3m + 1)LXOR + mL2AND )•
Мажоритарный элемент имеет типовую реализацию на трех двухвходовых элементах AND и одном трехвходовом элементе OR (здесь речь не идет об особых технологиях реализации высоконадежных мажоритарных элементов). Для него Lmaj = L2And + L3Qfl • С учетом этого выражение (3) принимает вид
DMRiTMR = (LF(х) + m (L2AND + l30R )) - (-^Д(х) + LSSC + (3m + l) LXOR + ml2 AND ) = = LF(х) + ml30R - (LД(х) + LSSC + (3m + l) LX0R ) •
Откуда следует, что ALiDMR/tMR > 0 при
L^R + LSSc +(3m + 1)Lxor -mL3oR <Lp{x). (4)
Выражение (4) используется для оценки эффективности разрабатываемой отказоустойчивой структуры на основе дублирования с контролем вычислений.
Самодвойственные отказоустойчивые структуры на основе метода логической коррекции сигналов с контролем вычислений по паритету. Отказоустойчивое устройство может быть выполнено и без использования принципов внесения модульной избыточности [11]. В этом случае эффективным оказывается метод логической коррек-
ции сигналов (ЛКС), или метод логического дополнения, описанный в [29]. Суть метода состоит в том, что для контроля вычислений можно использовать предварительное преобразование функций, вычисляемых на выходах исходного устройства. В отказоустойчивых структурах метод ЛКС используется при реализации блока фиксации искаженных сигналов.
На рис. 2, а приведена самодвойственная отказоустойчивая структура, полученная из структуры, представленной на рис. 1, а. СВК в этой структуре контролирует вычисления на выходах устройства F(x), а копия этого устройства заменена блоком фиксации искаженных сигналов. Блок фиксации искаженных сигналов включает в себя устройства G(x), R(x) и два каскада элементов XOR ai и bi, i = 1, m. Элементы ai, так же как и в структурах на рис. 1, использованы для выявления ошибочных сигналов. Элементы bi предназначены для коррекции ошибок. Сигналы для выбора корректируемых функций вырабатываются блоком R(x): при ri = 1, i = 1, m, корректируется сигнал i-й функции, поступающей с выходов элементов ai. Функции коррекции ri, i = 1, m, определяются на этапе проектирования отказоустойчивого устройства и могут быть произвольными. Например, особый случай - это выбор в качестве функций коррекции входных переменных xi, i = 1,t [11]. Такой способ не требует физической реализации блока R(x): он является вырожденным и представляет собой коммутатор проводов. Функции коррекции ri, i = 1, m, подбираются таким образом, чтобы на выходе блока фиксации искаженных сигналов определялись функции ошибки e = f Ф g Ф Г = 0, i = 1, m. Установив выражения для функций ri при синтезе блока фиксации искаженных сигналов, переходят к определению функций на выходах дополнительного блока G(x), применяя условие g = f Ф r, i = 1,m [11]. Таким образом, на этапе проектирования отказоустойчивого
устройства можно выбрать такой способ реализации блоков G(x) и R(x), который будет давать минимальную по показателям сложности структуру блока фиксации искаженных сигналов.
На рис. 2, б схематически изображена отказоустойчивая структура на основе метода ЛКС с контролем вычислений по паритету дополнительным блоком. Фактически она получается из структуры, приведенной на рис. 1, б, в которой контролируется копия исходного устройства. Принципы реализации блока фиксации искаженных сигналов те же, что и для структуры, приведенной на рис. 2, а.
Оценим сложность реализации самодвойственных отказоустойчивых структур на основе метода ЛКС (BC-система (Boolean Complement System)):
Ln = L + Lbcn + L + Lbcn =
LBC lf (x) + LCED + LSCB ^ lfdsb
) + (mLAND + mLxoR ) + {lbgCN]+ L1RC{N)+ 2mLmR )= (5)
= Lf(x) + (LCN + mLXOR + LSSC + Lxor ) + (mLMrn + mLmu ) + (LBCN + LBCN + 2mLv
— T Л- TBCN T-BCN J-BCN t (A iW T
= LF(x) + LA(x) + LG(x) + LR(x) + LSSC + (4m + 1) LXOR + mL2AND ,
где LBCN - показатель сложности СВК; LBN - показатель сложности блока фиксации искаженных сигналов, за исключением показателя сложности СВК во второй структуре на основе метода ЛКС; L^, , L- сложность блоков A(x), G(x) и R(x) соответственно.
Рис. 2. Самодвойственная отказоустойчивая структура на основе метода ЛКС с контролем
вычислений по паритету основным блоком (а) и дополнительным блоком (б) Fig. 2. A self-dual fault-tolerant structure implemented by the Boolean signals correction method with calculations checking by parity code by a basic block (a) and an additional block (b)
Разница между двумя отказоустойчивыми структурами, синтезируемыми на основе метода ЛКС, - в способе реализации блока фиксации искаженных сигналов. Схемы блоков А(х), G(x) и R(x) в обеих структурах могут быть разными, что определяется изначальным способом формирования функций коррекции в блоке R(x). Запишем разницу между итоговыми показателями сложности структуры на рис. 2, б и структуры на рис. 2, а:
ALBC = LBC ~ LBC = (LF(x) + LA(х) + LG(p) + LR(х) + LSSC + (4m + О LXOR + mL2AND )
_ (LF(x) + LA(x) + LG(xa) + LR(x) + LSSC + (4m + l) LXOR + mL2AND ) =
— jBCP i jBCP i j-BCP _ ( tbcb tbcb j-bcb \ = LA(x) + LG(x) + LR(x) (LA(x) + LG(x) + LR(x) ) •
Вторая отказоустойчивая структура на основе метода ЛКС эффективнее первой, если ALNc > 0:
jBCP . j-BCP j-BCP jBCB jBCB jBCB
L&(x) + LG(x) + LR(x) > L&(x) + LG(x) + LR(x) • (6)
Проверка условия (6) позволяет выявить наиболее эффективный способ реализации отказоустойчивой структуры с применением метода ЛКС. Структуры самодвойственных отказоустойчивых устройств на основе метода ЛКС целесообразно сравнивать со структурами, в которых используется принцип модульной избыточности. Для сравнения структур на основе метода ЛКС со структурами, использующими идею дублирования, запишем разницу между выражениями (2) и (5):
ALBC/DMR = LDMR ~ LBC = (2LF(x) + LA(x) + LSSC + (3m + l) LXOR + mL2BND ) _ _ (LF(x) + LA(x) + LG(b) + LR(x) + LSSC + (4m + l) LXOR + mL2BBD ) =
xy A(xy ^G(xу R(x)
_ t tdmrn _ ( 7-BCB 7-BCB tbcb t \
= LF(x) + LA(x) (LA(x) + LG(x) + LR(x) + mLXOR ) •
Структуры на основе метода ЛКС эффективнее по показателям сложности реализации по сравнению с применением дублирования при ALBc/dmr > 0:
J-BCB jBCB jBCB ,mJ _ jDMRB j LA(x) + LG(x) + LR(x) + mLXOR LA(x) < LF(x) •
Для сравнения с троированием запишем разницу между выражениями (1) и (5) с учетом выражения для оценки показателя сложности реализации мажоритарного элемента:
ALBC/TMR = (3LF(x) + m (l2BND + l3OR )) _
— (t .tbcb.tbcb.tbcb.t , zi ,iw , г
(LF(x) + LA(x) + LG(x) + LR(x) + LSSC + (4m + 1) LXOR + ml2BND ) =
= 2LF(x) + ml3OR ~ (LA(x) + LG(b) + LR(x) + LSSC + (4m + l) LXOR ) •
Величина ALBc/хш > 0 при
j-BCB j-BCB j-BCB т Ь jW _mT
LA(x) + LG(x) + LR(x) + LSSC + (4m + 1) LXOR mL3OR < 2LF(x) •
Если при реализации блока R(x) для коррекции используются не входные переменные, а некоторые функции, то при реализации блока фиксации искаженных сигналов требуется также контролировать в СВК вычисления на выходах R(x). На рис. 3 приведена обобщенная самодвойственная отказоустойчивая структура, в которой контролируются вычисления на выходах обоих блоков G(x) и R(x) в блоке фиксации искаженных сигналов.
Рис. 3. Обобщенная самодвойственная отказоустойчивая структура на основе метода ЛКС с контролем вычислений по паритету блоками дополнения и формирования функций коррекции Fig. 3. Generalized self-dual fault-tolerant structure implemented by the Boolean signals correction method with calculations checking by parity by an additional block and formation of correction functions
Показатель сложности обобщенной самодвойственной отказоустойчивой структуры определяется по формуле
jGEN _ т _ TBCN т . jBCN _ т (jGEN (~ _ Л т т т \
LBC = LF(х) + lced + LSCB + lfdsb = LF(х) + (lд(х) + (2m 1) lxor + LSSC + lxor ) +
+ (ml2and + mlxoR ) + (l0^ + LE) + 2mlxoR ) = (7)
— T Л- TGEN T-GEN jGEN t Г T T
= LF(х) + lд(х) + LG(х) + LR(х) + LSSC + 5mLX0R + mL2AND •
Вычитая из выражения (5) выражение (7), получаем
*j-n/gen_j-n_j-gen_(t jbcn jbcn jbcn j ь ,\r , r \
AIBC " LBC LBC LF(x) + LA(x) + L0(x) + LR(x) + LSSC + (+ ^LXOR + ml2AND )
— ít .joen joen joen j г j , t
(LF(x) + LA(x) + LR(x) + LR(x) + LSSC + XOR + mL2AND ) "
_ Jbcn . Jbcn . Tbcn _/ Joen . Joen , J-OEN , / _ i \j \
" LA(x) + bO(x)+ LR(x) (LA(x) + bO(x)+ bR(x)+\m ^ LXOR )•
Величина ALNB/RrEN > 0, если
tBCN tBCN tBCN tOEN . tOEN tOEN / _-.4 т
LA(x) + LG(x) + LR(x) > LA(x) + L0(x) + LR(x) + (m ^ LXOR •
Сравнивая обобщенную структуру со структурами на основе дублирования, вычитаем из выражения (7) выражение (2):
д J-OEN _ j-N _ toen _(Г)Т j-DMRN т /о т
AIBC/DMR " LDMR LBC " (2LF(x) + LA(x) + LSSC + (3m + LXOR + ml2AND )
— ÍT Л- TOEN J-OEN J-OEN J Г J , т \ _
(LF(x) + LA(x) + L0(x) + LR(x) + LSSC + 5mLXOR + ml2AND ) "
_ t jdmrn _ / joen joen toen \j \
" LF(x) + LA(x) (LA(x) + L0(x) + LR(x) + (2m LXOR )•
Обобщенная структура эффективнее при AL0ENDMr > 0:
TOEN JOEN TOEN \ J _ jDMRN j
LA(x) + L0(x) + LR(x) + (2m LXOR LA(x) < LF(x) •
Сравнивая обобщенную структуру с системой на основе троирования, запишем разницу между выражениями (7) и (1):
д j-oen _ т _ j-OEN 4-т(Т 4- Т ^
ALBC/TMR " LTMR LBC " (3LF(x) + m (L2AND + l3OR ))
— ( T Л- jOEN . joen . Joen J Г J J \ _
(LF(x) + LA(x) + L0(x) + LR(x) + LSSC + 5mLXOR + ml2AND ) "
" 2LF(x) + ml3OR ~ (LA(x) + L0(в) + LR(x) + LSSC + 5mLXOR )•
Обобщенная структура эффективнее при AIREÑA > 0 :
tOEN tOEN tOEN t с t _mT ^OT
LA(x) + L0(x) + LR(x) + LSSC + 5mLXOR mL3OR < 2LF(x) •
Заключение. Самодвойственные отказоустойчивые устройства, синтезированные по приведенным структурам, могут использоваться при построении надежных цифровых устройств. Применение кодов паритета в них при создании СВК эффективно в том случае, если предварительно выделены группы независимых выходов среди множества выходов устройства. Более эффективно применение иных помехозащищенных кодов, в том числе кодов, для которых на этапе построения установлено требуемое минимальное кодовое расстояние для покрытия любых ошибок. Такими кодами могут быть, например, коды Рида - Маллера [30]. При этом, так как схемы функционируют в импульсном режиме, необходимо выполнение следующего условия: ошибки не должны вызывать искажений одновременно в обеих комбинациях в каждой подаваемой на входы устройства паре.
—
Отметим также, что в представленных структурах блоки коррекции сигналов являются теми элементами, которые непосредственно отвечают за коррекцию значений функцийfi,f2, ..., fm, и отказы их элементов гарантированно приведут к ошибкам в коррекции. По этой причине они должны быть реализованы в виде высоконадежных устройств с применением соответствующих подходов к их проектированию [4].
Дальнейшие исследования будут посвящены изучению обнаруживающих и корректирующих способностей отказоустойчивых структур в условиях отказов их компонентов. Исследование эффективности представленных решений, в том числе влияние на вероятность пропуска ошибки, также возможное направление дальнейших работ.
Реализация самодвойственных отказоустойчивых устройств - до конца не исследованная область теории дискретных устройств, которая может найти широкое применение в практике синтеза надежных цифровых систем.
Литература
1. Checkability of the digital components in safety-critical systems: Problems and solutions / A. Drozd, V. Kharchenko, S. Antoshchuk et al. // 2011 9th East-West Design & Test Symposium (EWDTS). Sevastopol: IEEE, 2011. P. 411-416. https://doi.org/10.1109/EWDTS.2011.6116606
2. Hidden fault analysis of FPGA projects for critical applications / O. Drozd, I. Perebeinos, O. Martynyuk et al. // 2020 IEEE 15th International Conference on Advanced Trends in Radioelectronics, Telecommunications and Computer Engineering (TCSET). Lviv-Slavske: IEEE, 2020. P. 467-471. https://doi.org/10.1109/TCSET49122.2020.235591
3. Согомонян Е. С., Слабаков Е. В. Самопроверяемые устройства и отказоустойчивые системы. М.: Радио и связь, 1989. 207 с.
4. Гавзов Д. В., Сапожников В. В., Сапожников Вл. В. Методы обеспечения безопасности дискретных систем // Автомат. и телемех. 1994. № 8. С. 3-50. EDN: YZNRGT.
5. Скляр В. В., Харченко В. С. Отказоустойчивые компьютерные системы управления с версионно-пороговой адаптацией: Способы адаптации, оценка надежности, выбор архитектур // Автомат. и телемех. 2002. № 6. С. 131-145. EDN: NUGISJ.
6. Design and test technology for dependable systems-on-chip / eds R. Ubar, J. Raik, H.-T. Vierhaus. Hershey; New York: Information Science Reference, 2010. 580 p. (Premier Reference Sources).
7. Рабочее диагностирование безопасных информационно-управляющих систем = On-line testing of the safe instrumentation and control systems / А. В. Дрозд, В. С. Харченко, С. Г. Антощук и др.; под ред. А. В. Дрозда, В. С. Харченко. Харьков: Нац. аэрокосм. ун-т им. Н. Е. Жуковского «ХАИ», 2012. 614 с.
8. Микони С. В., Соколов Б. В., Юсупов Р. М. Квалиметрия моделей и полимодельных комплексов. М.: РАН, 2018. 312 с.
9. Федоров Ю. Н. Справочник инженера по АСУТП: Проектирование и разработка. М.: Инфра-Инженерия, 2008. 926 с.
10. Railway signalling and interlocking: International compendium / eds G. Theeg, S. Vlasenko. 3rd ed. Leverkusen: PMC Media House, 2020. 552 p.
11. Ефанов Д. В., Сапожников В. В., Сапожников Вл. В. Отказоустойчивые структуры цифровых устройств на основе логического дополнения // Автомат. и телемех. 2021. № 8. С. 140-158. https://doi.org/10.31857/S0005231021080079. - EDN: TUUDZK.
12. Reynolds D. A., Metze G. Fault detection capabilities of alternating logic // IEEE Trans. Comput. 1978. Vol. C-27. Iss. 12. P. 1093-1098. https://doi.org/10.1109/TC.1978.1675011
13. Ефанов Д. В., Погодина Т. С. Исследование свойств самодвойственных комбинационных устройств с контролем вычислений на основе кодов Хэмминга // Информатика и автоматизация. 2023. Т. 22. № 2. C. 349-392. https://doi.org/10.15622/ia.22.2.5. - EDN: FGQINF.
14. Сапожников Вл. В. Синтез систем управления движением поездов на железнодорожных станциях с исключением опасных отказов. М.: Наука, 2021. 229 с.
15. Сапожников В. В., Сапожников Вл. В., Гессель М. Самодвойственные дискретные устройства. СПб.: Энергоатомиздат. С.-Петерб. отд-ние, 2001. 330 с.
16. Гессель М., Мошанин В. И., Сапожников В. В., Сапожников Вл. В. Обнаружение неисправностей в самопроверяемых комбинационных схемах с использованием свойств самодвойственных функций // Автомат. и телемех. 1997. № 12. С. 193-200. EDN: YZRWPL.
17. Аксёнова Г. П. Восстановление в дублированных устройствах методом инвертирования данных // Автомат. и телемех. 1987. № 10. С. 144-153.
18. Гессель М., Дмитриев А. В., Сапожников В. В., Сапожников Вл. В. Исследование свойств самодвойственных самопроверяемых многотактных схем // Автомат. и телемех. 2001. № 4. С. 148-159. EDN: ODWNLL.
19. Сапожников В. В., Сапожников Вл. В., Валиев Р. Ш. О синтезе самодвойственных логических схем с памятью // Электронное моделирование. 2004. Т. 26. № 2. С. 39-56.
20. Otscheretnij V., Goessel M., Saposhnikov Vl. V., Saposhnikov V. V. Fault-tolerant self-dual circuits with error detection by parity- and group parity prediction // Proc. 4th IEEE International On-Line Testing Workshop. Capri: IEEE, 1998. P. 124-130.
21. Saposhnikov Vl., Otscheretnij V., Saposhnikov V., Gössel M. Design of fault-tolerant circuits by self-dual duplication // Proc. 2nd International Workshop on Design and Diagnostics of Electronic Circuits and Systems. Szczyrk: DDECS, 1998. P. 129-136.
22. Matsumoto K., Uehara M., Mori H. Evaluating the fault tolerance of stateful TMR // 2010 13th International Conference on Network-Based Information Systems. Takayama: IEEE, 2010. P. 332-336. https://doi.org/10.1109/NBiS.2010.86
23. Borecky J., Kohlik M., Vit P., Kubatova H. Enhanced duplication method with TMR-like masking abilities // 2016 Euromicro Conference on Digital System Design (DSD). Limassol: IEEE, 2016. P. 690-693. https://doi.org/10.1109/DSD.2016.91
24. Saposhnikov Vl. V., Dmitriev A., GoesselM., Saposhnikov V. V. Self-dual parity checking - A new method for on-line testing // Proceedings of 14th VLSI Test Symposium. Princeton, NJ: IEEE, 1996. P. 162-168. https://doi.org/10.1109/VTEST.1996.510852
25. Ефанов Д. В., Погодина Т. С. Самодвойственный контроль комбинационных схем с применением кодов Хэмминга // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2022. № 3. С. 113-122. https://doi.org/10.31114/2078-7707-2022-3-113-122. - EDN: VCEWAT.
26. Гессель М., Дмитриев А. В., Сапожников В. В., Сапожников Вл. В. Самотестируемая структура для функционального обнаружения отказов в комбинационных схемах // Автомат. и телемех. 1999. № 11. С. 162-174. EDN: OKENAD.
27. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды с суммированием для систем технического диагностирования. Т. 1: Классические коды Бергера и их модификации. М.: Наука, 2020. 382 с.
28. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды с суммированием для систем технического диагностирования. Т. 2: Взвешенные коды с суммированием. М.: Наука, 2021. 453 с.
29. Гессель М., Морозов А. В., Сапожников В. В., Сапожников Вл. В. Логическое дополнение -новый метод контроля комбинационных схем // Автомат. и телемех. 2003. № 1. С. 167-176. EDN: NTGMJP.
30. Соловьева Ф. И. О построении кодов типа Рида - Маллера и исследовании их свойств // Тр. МФТИ. 2022. Т. 14. № 2 (54). С. 110-123. EDN: YGVLWY.
Статья поступила в редакцию 27.03.2023 г.; одобрена после рецензирования 29.05.2023 г.;
принята к публикации 08.08.2023 г.
Информация об авторах
Ефанов Дмитрий Викторович - доктор технических наук, профессор Высшей школы транспорта Института машиностроения, материалов и транспорта Санкт-Петербургского политехнического университета Петра Великого (Россия, 195251, г. Санкт-Петербург, ул. Политехническая, 29), профессор кафедры автоматики, телемеханики и связи на железнодорожном транспорте Российского университета транспорта (Россия, 127994, г. Москва, ул. Образцова, 9, стр. 9), [email protected]
Погодина Татьяна Сергеевна - студентка Российского университета транспорта (Россия, 127994, г. Москва, ул. Образцова, 9, стр. 9), [email protected]
References
1. Drozd A., Kharchenko V., Antoshchuk S., Sulima J., Drozd M. Checkability of the digital components in safety-critical systems: Problems and solutions. 2011 9th East-West Design & Test Symposium (EWDTS). Sevastopol, IEEE, 2011, pp. 411-416. https://doi.org/10.1109/EWDTS.2011.6116606
2. Drozd O., Perebeinos I., Martynyuk O., Zashcholkin K., Ivanova O., Drozd M. Hidden fault analysis of FPGA projects for critical applications. 2020 IEEE 15th International Conference on Advanced Trends in Radioelectronics, Telecommunications and Computer Engineering (TCSET). Lviv-Slavske, IEEE, 2020, pp. 467-471. https://doi.org/10.1109/TCSET49122.2020.235591
3. Sogomonyan E. S., Slabakov E. V. Self-checking devices and fault-tolerant systems. Moscow, Radio i svyaz' Publ., 1989. 207 p. (In Russian).
4. Gavzov D. V., Sapozhnikov V. V., Sapozhnikov Vl. V. Methods for providing safety in discrete systems. Avtomat. i telemeh. = Autom. Remote Control, 1994, no. 8, pp. 3-50. (In Russian). EDN: YZNRGT.
5. Sklyar V. V., Kharchenko V. S. Fault-tolerant computer-aided control systems with multiversion-threshold adaptation: Adaptation methods, reliability estimation, and choice of an architecture. Autom. Remote Control, 2002, vol. 63, iss. 6, pp. 991-1003. https://doi.org/10.1023/A:1016130108770
6. Ubar R., Raik J., Vierhaus H.-T., eds. Design and test technology for dependable systems-on-chip. Hershey, New York, Information Science Reference, 2010. 580 p. Premier Reference Sources.
7. Drozd A. V. (auth., ed.), Kharchenko V. S. (auth., ed.), Antoshchuk S. G., Drozd Yu. V., Drozd M. A., Sulima Yu. Yu. On-line testing of the safe instrumentation and control systems. Kharkiv, National Aerospace Univ. n. a. N. E. Zhukovsky "KhAI", 2012. 614 p. (In Russian).
8. Mikoni S. V., Sokolov B. V., Yusupov R. M. Qualimetry of models and polymodel complexes. Moscow, RAS Publ., 2018. 312 p. (In Russian).
9. Fedorov Yu. N. APCS engineering handbook: design and development. Moscow, Infra-Ingeneriya Publ., 2008. 926 p. (In Russian).
10. Theeg G., Vlasenko S., eds. Railway signalling and interlocking: International compendium. 3rd ed. Leverkusen, PMC Media House, 2020. 552 p.
11. Efanov D. V., Sapozhnikov V. V., Sapozhnikov Vl. V. Boolean-complement based fault-tolerant electronic device architectures. Autom. Remote Control, 2021, vol. 82, iss. 8, pp. 1403-1417. https://doi.org/10.1134/ S0005117921080075
12. Reynolds D. A., Metze G. Fault detection capabilities of alternating logic. IEEE Trans. Comput., 1978, vol. C-27, iss. 12, pp. 1093-1098. https://doi.org/10.1109/TC.1978.1675011
13. Efanov D., Pogodina T. Properties investigation of self-dual combinational devices with calculation control based on Hamming codes. Informatika i avtomatizatsiya = Informatics and Automation, 2023, vol. 22, no. 2, pp. 349-392. (In Russian). https://doi.org/10.15622/ia.22.2.5. - EDN: FGQINF.
14. Sapozhnikov Vl. V. Synthesis of train control systems at railway stations with exclusion of dangerous failures. Moscow, Nauka Publ., 2021. 229 p. (In Russian).
15. Sapozhnikov V. V., Sapozhnikov Vl. V., Goessel M. Self-dual discrete devices. St. Petersburg, Energoatomizdat. S.-Peterb. otd-nie Publ., 2001. 330 p. (In Russian).
16. Goessel M., Moshanin V. I., Sapozhnikov V. V., Sapozhnikov Vl. V. Fault detection in self-test combination circuits using the properties of self-dual functions. Avtomat. i telemeh. = Autom. Remote Control, 1997, no. 12, pp. 193-200. (In Russian). EDN: YZRWPL.
17. Aksjonova G. P. Restoration in duplicated units by the method of data inversion. Avtomat. i telemeh. = Autom. Remote Control, 1987, no. 10, pp. 144-153. (In Russian).
18. Goessel M., Dmitriev A. V., Sapozhnikov V. V., Sapozhnikov Vl. V. Self-dual self-testing multicycle circuits: Their properties. Autom. and Remote Control, 2001, vol. 62, iss. 4, pp. 642-652. https://doi.org/10.1023/A:1010245914985
19. Sapozhnikov V. V., Sapozhnikov Vl. V., Valiev R. Sh. On the synthesis of self-dual logic circuits with memory. Elektronnoe modelirovanie = Engineering Modelling, 2004, vol. 26, no. 2, pp. 39-56. (In Russian).
20. Otscheretnij V., Goessel M., Saposhnikov Vl. V., Saposhnikov V. V. Fault-tolerant self-dual circuits with error detection by parity- and group parity prediction. Proc. 4th IEEE International On-Line Testing Workshop. Capri, IEEE, 1998, pp. 124-130.
21. Saposhnikov Vl., Otscheretnij V., Saposhnikov V., Gössel M. Design of fault-tolerant circuits by self-dual duplication. Proc. 2nd International Workshop on Design and Diagnostics of Electronic Circuits and Systems. Szczyrk, DDECS, 1998, pp. 129-136.
22. Matsumoto K., Uehara M., Mori H. Evaluating the fault tolerance of stateful TMR. 2010 13th International Conference on Network-Based Information Systems. Takayama, IEEE, 2010, pp. 332-336. https://doi.org/ 10.1109/NBiS.2010.86
23. Borecky J., Kohlik M., Vit P., Kubatova H. Enhanced duplication method with TMR-like masking abilities. 2016 Euromicro Conference on Digital System Design (DSD). Limassol, IEEE, 2016, pp. 690-693. https://doi.org/10.1109/DSD.2016.91
24. Saposhnikov Vl. V., Dmitriev A., Goessel M., Saposhnikov V. V. Self-dual parity checking - A new method for on-line testing. Proceedings of 14th VLSI Test Symposium. Princeton, NJ, IEEE, 1996, pp. 162-168. https://doi.org/10.1109/VTEST.1996.510852
25. Efanov D. V., Pogodina T. S. Self-dual control of combinational circuits with using Hamming codes. Problemy razrabotki perspektivnykh mikro- i nanoelektronnykh sistem (MES) = Problems of Advanced Micro-and Nanoelectronic Systems Development (MES), 2022, no. 3, pp. 113-122. (In Russian). https://doi.org/ 10.31114/2078-7707-2022-3-113-122. - EDN: VCEWAT.
26. Gessel M., Dmitriev A. V., Sapozhnikov V. V., Sapozhnikov Vl. V. A self-testable structure for functional fault detection in combination circuits. Avtomat. i telemeh. = Autom. Remote Control, 1999, no. 11, pp. 162-174. (In Russian). EDN: OKENAD.
27. Sapozhnikov V. V., Sapozhnikov Vl. V., Efanov D. V. Sum codes for technical diagnostics systems, vol. 1: Classical Berger codes and their modifications. Moscow, Nauka Publ., 2020. 382 p. (In Russian).
28. Sapozhnikov V. V., Sapozhnikov Vl. V., Efanov D. V. Sum codes for technical diagnostics systems, vol. 2: Weight-based sum codes. Moscow, Nauka Publ., 2021. 453 p. (In Russian).
29. Gessel M., Morozov A. V., Sapozhnikov V. V., Sapozhnikov Vl. V. Logic complement, a new method of checking the combinational circuits. Autom. Remote Control, 2003, vol. 64, iss. 1, pp. 153-161. https://doi.org/10.1023/A:1021884727370
30. Soloveva F. I. On constructions of Reed - Muller like codes and investigation of their properties. Tr. MFTI = Proceedings of Moscow Institute of Physics and Technology, 2022, vol. 14, no. 2 (54), pp. 110-123. (In Russian). EDN: YGVLWY.
The article was submitted 27.03.2023; approved after reviewing 29.05.2023;
accepted for publication 08.08.2023.
Information about the authors
Dmitry V. Efanov - Dr. Sci. (Eng.), Prof. of the Higher School of Transport of the Institute of Mechanical Engineering, Materials and Transport, Peter the Great St. Petersburg Polytechnic University (Russia, 195251, St. Petersburg, Politekhnicheskaya st., 29), Prof. of the Automation, Remote Control and Communications on Railway Transport Department, Russian University of Transport (Russia, 127994, Moscow, Obraztsov st., 9, bld.9), [email protected]
Tatiana S. Pogodina - Student of the Russian University of Transport (Russia, 127994, Moscow, Obraztsov st., 9, bld.9), [email protected]
Информация для читателей журнала «Известия высших учебных заведений. Электроника»
С тематическими указателями статей за 1996 - 2022 гг., аннотациями и содержанием последних номеров на русском и английском языках можно ознакомиться на сайте:
http://ivuz-e.ru
