CC BY
8
С. А. Шерстюков, доктор технических наук, доцент С. С. Печников, кандидат технических наук С. Л. Анисимов, кандидат технических наук Н. С. Шаталов
РЕАЛИЗАЦИЯ ФОРМИРОВАТЕЛЯ ФУНКЦИОНАЛЬНЫХ СОСТАВЛЯЮЩИХ НА БАЗЕ ПРОГРАММИРУЕМЫХ ИНТЕГРАЛЬНЫХ СХЕМ
IMPLEMENTATION OF FUNCTION SHAPER BASED ON FIELD-PROGRAMMABLE INTEGRATED CIRCUITS
Применительно к топологии систем обработки сигналов рассматриваются возможности создания производительных цифровых преобразователей сигналов на основе программируемых логических интегральных схем.
With regard to the topology of signal processing systems, the possibilities of creating productive digital signal converters based on programmable logic integrated circuits are considered.
Введение. Постоянное стремление к увеличению скорости передачи информации делает особо актуальной задачу цифровой обработки сигналов. Осуществление преобразований сигнала на высокой скорости требует определенного уровня производительности микроэлектронной элементной базы, также становится особенно очевидным преимущество выполнения параллельных вычислений.
Именно поэтому для цифровой обработки сигналов в последнее время часто применяются ПЛИС [1]. ПЛИС — это программируемая логическая интегральная схема, используемая для создания конфигурируемых цифровых электронных устройств.
Одна из задач, решаемых с помощью ПЛИС, — вычисление функции sin(x) и cos(x) при осуществлении формирования сигнала модулятором. Например, на рис. 1 представлены структурные схемы модуляторов сигналов гауссовской модуляции с минимальным сдвигом по частоте (GMSK) и четырехпозиционной фазовой модуляции со сглаживанием фазы (CQPSK).
а) б)
Рис. 1. Структурные схемы: a — GMSK; б — CQPSK
150
Формирование ортогональных тригонометрических (синфазно-квадратурных) составляющих осуществляется за счет вычисления значений sin(x) и cos(x). Как правило, сложные функции аппроксимируются на заданном интервале степенными многочленами.
Функции fc(x) = cos(x) аппроксимируются рядом Тейлора [2]
г2 х4 х2"
f (t)= 1 - L- + L- -... + (-1)" — +
W 2! 4! 2"! (!)
а функции fs(x) = sin(x) в виде ряда
f (t) = X - — + — -... + (-1Г1-х2"^- + ..., (2)
JsK J 1! 3! 5! (2n-1)!
где n = 0, 1, 2, ... — номера членов ряда, включая нулевой ряд.
Основная часть. Для осуществления вычислений в соответствии с (1), (2), целесообразно использование формата представления чисел с плавающей точкой вместо формата с фиксированной точкой, обладающего такими недостатками, как ограничение диапазона представления и потеря точности при делении двух больших чисел. В то же время проектирование алгоритмов и арифметических устройств для обработки операндов в формате с плавающей точкой при реализации операций сложения, умножения и деления осложняется необходимостью задействования большего объёма вычислительных ресурсов, что, соответственно, повышает требование к аппаратной части. Очевидно, что для увеличения точности вычислений необходимо увеличивать количество членов разложения ряда, а это в свою очередь ведёт к увеличению сложности вычислений за счет большего количества производимых операций. Осуществление вычислений с плавающей точкой задействует большое количество базовых элементов ПЛИС (логических вентилей), выполняющих элементарные логические операции, поэтому для реализации задачи был выбран табличный способ построения.
Таблица преобразования (LUT) — это структура данных, в которой хранятся результаты интерполяции функции синуса и косинуса. Массив данных используется для замены вычислений на операцию поиска. Увеличение скорости может быть значительным, так как получить данные из памяти зачастую быстрее, чем выполнить трудоёмкие вычисления.
В свою очередь, для хранения табличных значений необходимо использовать элементы памяти и, соответственно, для увеличения точности при реализации функции sin(x) и cos(x) необходимо увеличивать размер таблиц.
Первоначально для оценки ресурса ПЛИС, занимаемого табличными значениями функций синуса и косинуса, рассмотрим возможность реализации LUT, состоящих из 256 восьмибитных значений, таким образом максимальное число табличных значений можно увеличить до максимальной ёмкости параллельного интерфейса на входе ПЛИС с АЦП (28 = 256 значений).
Рассмотрим структурную схему выполнения исследования.
На рис. 2 представлена принципиальная схема выполненного цифрового преобразователя сигналов, состоящая из микроконтроллера ATMega 8, выполняющего функцию АПЦ с параллельным интерфейсом, ПЛИС МАХ II EPM240T100C5N и ЦАП МСР4921.
Рис. 2. Принципиальная схема преобразователя сигналов
ATMega 8 — это восьмибитный микроконтроллер, выполненный по расширенной архитектуре RISC (технология построения микропроцессорных систем), позволяющий выполнять 130 операций за один цикл. Одна команда выполняется за один такт генератора, таким образом, при тактовой частоте 1 МГц за 1 секунду будет выполняться 1 000 000 команд. Работа осуществляется при частоте от 0 Гц до 16 МГц.
Технические параметры микроконтроллера ATMega 8
Параметр Значение
Программная память 8 кБ, (ресурс — 10000 циклов перезаписи)
Объем Flash памяти 512 байт
Оперативная память (ОЗУ) 1кб
Количество регистров общего назначения 32
Тактовая частота 0—16 МГц
Напряжение питания от 4,5 В до 5,5 В
Режим работы с пониженным энергопотреблением есть
Количество каналов АЦП 6
Аналоговый компаратор есть
Таймер с независимым генератором есть
Возможность обработки внешних и есть
внутренних прерываний
ПЛИС семейства МАХ II EPM240T100C5N производства компании ALTERA (Intel) представлена на рисунке 3.
Рис. 3. ПЛИС МАХ II ALTERA (Intel))
MAX II является энергонезависимой и поддерживает режим внутрисхемного программирования с помощью интерфейса JTAG. По сравнению с устройствами предыдущих поколений потребление энергии ПЛИС семейства MAX II было снижено в 10 раз, а архитектура включает массив программируемой логики, пользовательскую Flash-память, встроенный линейный регулятор напряжения и RC-генератор, что позволяет снизить общую стоимость разрабатываемой системы.
Технические параметры ПЛИС МАХ II ЕРМ240Т100С5Т
Параметр Значение
Максимальная задержка между выводами 4,7 нс
Внешнее питание ядра 3,3 В, 2,5 В
Количество блоков логических массивов 240
(элементов логики)
Количество макроячеек 192
Количество входов/выходов 80
Рабочая температура от 0°C до 85°C
Ток в режиме ожидания до 25 мкА
Максимальная тактовая частота 201,1 МГц
для 16-битного счетчика
Поддержка горячей установки есть
Тип программирования ISP
MCP4921-E/MS — это 12-разрядный ЦАП с одиночной шиной SPI от компании Microchip Technology.
Технические параметры MCP4921-E/MS
Параметр Значение
Разрешение 12 bit
Количество каналов 1
Количество выводов 8
Рабочая температура от -40°C до 125°C
Тип интерфейса SPI (Serial, 3-Wire)
Напряжение питания от 2,7 В до 5,5 В
Время стабилизации 4,5 us
Как было указано ранее, в качестве аналого-цифрового преобразователя был использован АЦП, входящий в структуру аппаратной периферии микроконтроллера ATMega 8. В свою очередь, для реализации данной задачи в Microchip Studio был разработан программный код для микроконтроллера, осуществляющий аналого-цифровое преобразование и передачу вычисленного значения на программно-реализованный параллельный восьмиразрядный интерфейс, с которого в последующем будет реализовано чтение значения АЦП микросхемой ПЛИС. Данный подход можно обосновать малыми затратами по сравнению с использованием специализированной микросхемы АЦП, а также гибкостью при работе с преобразованием.
Процесс нахождения тригонометрических функций от сигналов на входе был реализован с использованием табличных значений, что позволяет сэкономить время на вычисление значений функций в большей степени, чем это понадобилось бы для реализации переменной с плавающей точкой и вычисления значений функций с помощью рядов Тейлора.
Алгоритм работы преобразователя сигналов. Рассмотрим более подробно принцип работы и схемотехнику разрабатываемой модели (рис. 2).
Первый этап, в ходе которого реализуется работа системы, — аналогово-цифровое преобразование сигнала, поступающего на вход (Vin). Данную операцию осуществляет восьмиразрядный микроконтроллер ATMega 8. В состав его периферийного внутреннего оборудования входит 10-разрядный аналогово-цифровой преобразователь последовательного приближения. Подход по выбору АЦП микроконтроллера можно объяснить тем, что, имея меньшую стоимость по сравнению со специализированной микросхемой АЦП, мы имеем возможность более гибко осуществлять преобразования сигналов, а также тем, что микроконтроллер одновременно может выступать цифровым фильтром и эффективным универсальным преобразователем в области реализации различных интерфейсов. Применительно к схеме разрабатываемой модели на ядре ATMega 8 помимо работы АЦП реализован параллельный восьмиразрядный интерфейс для передачи значения регистра хранения преобразованного значения сигнала АЦП на следующий функциональных узел через интерфейс передачи данных (PD0-PD7). Касательно использования параллельного интерфейса внутри микроконтроллера стоит отметить, что по сравнению с другими решениями, в том числе использованием интерфейсов, аппаратно реализованных внутри микроконтроллера, он требует меньшего количества тактирующих импульсов центрального процессора МК, необходимых для передачи информации. В сравнение можно привести аппаратно реализованный spi внутри МК, в свою очередь SPI требует, как минимум, 10 тактов процессора для полной передачи одного байта, в то время как параллельный интерфейс может передать тот же байт за два такта.
После осуществления преобразования аналогового сигнала байт значения АЦП по параллельному интерфейсу принимается микросхемой ПЛИС epm240t100c5, тактируемой в свою очередь внешним кварцевым генератором (GEN), работающим на частоте 50 МГц, что обеспечивает довольно высокое быстродействие.
В структуре ПЛИС реализована интегральная схема, представляющая собой два цифровых преобразователя (синусный и косинусный), имеющих общий входной регистр параллельного интерфейса и общий выходной интерфейс для последующей передачи значений сигнала. Структура интегральной схемы описывалась на языке Verilog и программировалась в среде Quartus II.
Работу синусно-косинусного преобразователя можно описать следующим образом:
1. Непрерывно происходит передача дискретных значений аналогового сигнала с АЦП в регистр параллельного интерфейса ПЛИС.
2. На очередной такт опорного (GEN) генератора ПЛИС происходит установление соответствия входного цифрового значения аналогового сигнала и дискретных значений синуса и косинуса согласно вычисленной таблице, находящейся в памяти ПЛИС.
3. Поочередно цифровые значения синуса и косинуса передаются по интерфейсу SPI на два цифро-аналоговых преобразователя и путем подачи управляющего импульса на вывод LDAC (рис. 2), синхронно значения их буферов преобразуются в аналоговые сигналы.
Симуляция и апробация макета. Для анализа реализуемых функций преобразования с помощью ПЛИС мы воспользовались математическим пакетом Mathcad. Предположим, что на вход АЦП подается гармонический сигнал с частотой 1 кГц, лежащий в области положительных напряжений и имеющий вид
S( t) =А* с о s( 2 *n*f*t)+ В ,
где А — амплитуда входного сигнала, f — частота входного сигнала, В — постоянная составляющая напряжения. В нашем случае A = 0,5 В, f = 1 кГц, B = 0,5 В. Таким образом график сигнала будет иметь вид, представленный на рисунке 4.
■ 9-
1 D.H-
□.Г
□.Ь
1.5-
□.4 D ít ■
D.ü-
□.I_oJ
D 1-1 IT"1 J-LO"1
ые-" в-иг1 Uli Hl.(ни am
Рис 4. Временной вид входного сигнала
Зная, что вычисления синуса и косинуса выполняются в математическом пакете с использованием рядов Тейлора, выходные сигналы преобразователей в плис можно представить в виде двух простых выражений:
^вых 1( 0 = с о з(5( 0), ^в ых 2 ( 0 = 5 1 п(5( 0).
t
Таким образом, входной и выходные сигналы будут иметь вид, представленный на рисунке 5.
и,В . 5Вых1 5Вых2
Рис. 5. Временные виды преобразованных сигналов
После физической реализации схемы синусно-косинусного преобразователя на выходе разработанного устройства можем наблюдать необходимый результат обработки сигналов. Сборка схемы устройства-преобразователя сигналов осуществлялась на макетной плате с использованием соединительных проводов (рис. 6).
Рис. 6. Внешний вид схемы синусно-косинусного преобразователя
с одним ЦАП на выходе
t
Временные виды сигналов были получены с помощью цифрового осциллографа DSO-1002A (рис. 7, рис. 8). На этапе апробации схемы на вход подавался сигнал с частотой f = 80 Гц и амплитудой А = 1В.
Рис. 7. Осциллограммы сигналов на входе и выходе косинусного преобразователя
(зеленый — на входе)
Рис. 8. Осциллограммы сигналов на входе и выходе синусного преобразователя
(зеленый — на входе)
Из графиков видно, что сигнал на выходе имеет некоторый сдвиг по фазе в отличие от сигнала, полученного при вычислении в Mathcad, данный факт обусловлен инерционными свойствами элементарных единиц ПЛИС и линиями электрической связи внутри кристалла. Тем не менее при дальнейшем использовании полученных сигналов после преобразователей это свойство не имеет негативных проявлений, т.к. сдвиг по фазе между преобразованными сигналами отсутствует. Такой результат возможен только при использовании логических интегральных схем, потому как распараллелить процессы обработки сигналов (в нашем случае преобразование синуса и косинуса) невозможно при осуществлении математических операций в процессорах в связи со строгой последовательностью выполняемых операций внутри последних.
Основные выводы:
1. Рассмотрены возможности программируемой логической интегральной схемы.
2. Разработано схемотехническое решение и макет синусно-косинусного преобразователя на основе программируемой логической интегральной схемы.
3. В результате работы получено физическое подтверждение возможности работы синусно-косинусного преобразователя на ПЛИС.
Таким образом, схемотехнические решения, построенные на основе программируемых интегральных схем, охватывают широкий спектр задач, позволяя построить производительные и энергоэффективные устройства и сложные цифровые функциональные узлы.
ЛИТЕРАТУРА
1. Алексеенко А. Г., Шагурин И. И. Микросхемотехника. — М. : Радио и связь, 1982. — 416 с.
2. Аналоговые и цифровые интегральные схемы / С. В. Якубовский [и др.]. — М. : Радио и связь, 1989. — 496 с.
3. Браммер Ю. А., Пащук И. Н. Импульсные и цифровые устройства : учебник. — 7-е изд. — М. : Высшая школа, 2003. — 351 с.
4. Вадутов О. С. Электроника. Математические основы обработки сигналов : учебник и практикум. — Люберцы : Юрайт, 2016. — 307 c.
REFERENCES
1. Alekseenko A. G., SHagurin I. I. Mikroskhemotekhnika. — M. : Radio i svyaz', 1982.
— 416 s.
2. Analogovye i cifrovye integral'nye skhemy / S. V. YAkubovskij [i dr.]. — M. : Radio i svyaz', 1989. — 496 s.
3. Brammer YU. A., Pashchuk I. N. Impul'snye i cifrovye ustrojstva : uchebnik. — 7-e izd.
— M. : Vysshaya shkola, 2003. — 351 s.
4. Vadutov O. S. Elektronika. Matematicheskie osnovy obrabotki signalov : uchebnik i praktikum. — Lyubercy : YUrajt, 2016. — 307 c.
СВЕДЕНИЯ ОБ АВТОРАХ
Шерстюков Сергей Анатольевич. Профессор кафедры инфокоммуникационных систем и технологий. Доктор технических наук, доцент.
Воронежский институт МВД России.
E-mail: sherstukov@vimvd.ru
Россия, 394065, Воронеж, проспект Патриотов, 53. Тел. (473) 200-52-26.
Печников Сергей Сергеевич. Преподаватель кафедры физики и радиоэлектроники. Кандидат технических наук.
Воронежский институт МВД России.
E-mail: orl_os@mail.ru
Россия, 394065, Воронеж, проспект Патриотов, 53. Тел. (473) 200-52-31.
Анисимов Сергей Леонидович. Доцент кафедры физики и радиоэлектроники. Кандидат технических наук.
Воронежский институт МВД России.
E-mail: anisimov12@mail.ru
Россия, 394065, Воронеж, проспект Патриотов, 53. Тел. (473) 200-52-66.
Шаталов Никита Сергеевич. Курсант. Воронежский институт МВД России. E-mail: foregindri@gmail.com Россия, 394065, Воронеж, проспект Патриотов, 53.
SHerstyukov Sergey Anatolevich. Professor of the chair of Infocommunication Systems and Technologies. Doctor of Technical Sciences, Assistant Professor.
Voronezh Institute of the Ministry of the Interior of Russia. E-mail: sherstukov@vimvd.ru
Work address: Russia, 394065, Voronezh, Prospect Patriotov, 53. Tel. (473) 200-52-26.
Pechnikov Sergey Sergeevich. Lecturer of the chair of Phisics and Radioelectronics. Candidate of Technical Sciences.
Voronezh Institute of the Ministry of the Interior of Russia. E-mail: orl_os@mail.ru
Work address: Russia, 394065, Voronezh, Prospect Patriotov, 53. Tel. (473) 200-52-31.
Anisimov Sergey Leonidovich. Associate Professor of the chair of Physics and Radioelectronics. Candidate of Technical Sciences.
Voronezh Institute of the Ministry of the Interior of Russia. E-mail: anisimov12@mail.ru
Work address: Russia, 394065, Voronezh, Prospect Patriotov, 53. Tel. (473) 200-52-66.
SHatalov Nikita Sergeevich. Cadet.
Voronezh Institute of the Ministry of the Interior of Russia.
E-mail: foregindri@gmail.com
Work address: Russia, 394065, Voronezh, Prospect Patriotov, 53. Ключевые слова: преобразователь сигнала; производительность. Key words: signal converter; performance. УДК 621.396
