CC BY
9
УДК 621.3
РАЗРАБОТКА СЧЁТЧИКА-ДЕЛИТЕЛЯ ПАРАЛЛЕЛЬНОГО ТИПА
С МОДУЛЕМ СЧЁТА 10, ТИПОМ ТРИГГЕРА - RS, ЛОГИЧЕСКИМ БАЗИСОМ КОМБИНАЦИОННОЙ ЧАСТИ И - НЕ И ТАКТОВОЙ ЧАСТОТОЙ 1 МГЦ
© 2023 В. С. Пелешенко1, А. С Медведева2, В. А Ковалев3, М. Е. Токмакова3
1 научный руководитель, зав. кафедрой информационной безопасности автоматизированных систем e-mail: vpeleshenko @ ncfu.ru
2 студент, кафедры информационной безопасности
автоматизированных систем e-mail:medvedeva anna2001 @mail. ru
3 студент, кафедры информационной безопасности
автоматизированных систем
Северо-Кавказский федеральный университет
В статье проведен анализ состояний синтезируемого узла, на основе анализа составлены карты Карно для каждого выхода и получены прикладные уравнения для каждого из них, а также построены временная диаграмма и функциональная схема заданного узла на основе заданного логического базиса и определенного типа триггера. Ключевые слова: триггер, счетчик-делитель, модуль счета, тип триггера.
DEVELOPMENT OF A COUNTER-DIVISOR OF A PARALLEL TYPE WITH A COUNT MODULE 10, A TRIGGER TYPE - RS, A LOGICAL BASIS OF THE COMBINATION PART AND - NOT AND A CLOCK FREQUENCY OF 1 MHz
© 2023 V. S. Peleshenko1, A. S. Medvedeva2, V. А Kovalev3, M. E. Tokmakova3
1 Scientific Supervisor, Head. Department of Information Security of Automated Systems e-mail: vpeleshenko @ ncfu.ru
2 Student, Department of Information Security of Automated Systems
e-mail: medvedeva anna2001 @ mail. ru
3 Student, Department of Information Security of Automated Systems
North Caucasian Federal University
In this article, the analysis of the states of the synthesized node was carried out, based the analysis, Carnot maps were compiled for each output and applied equations were obtained for each of them, and a timing diagram and a functional diagram of a given node were built based on a given logical basis and a certain type trigger.
Keywords: trigger, divider counter, counting module, trigger type.
В цифровой схемотехнике разработка счетчиков имеет большое значение. Счетчики используют не только для подсчета количество импульсов,
но и для изменения частоты следования импульсов. Это дает возможность подавать на вход счетчика-делителя сигнал с высокостабильных генераторов, которые обычном случае не могут изменяться по частоте.
Цель исследования - углубить знаний, полученные в результате изучения теоретического курса дисциплины «Электроника и схемотехника», разработать счётчик-делитель параллельного типа с модулем счёта 10, типом триггера - ЯБ, логическим базисом комбинационной части И - НЕ и тактовой частотой 1 МГц.
Объект исследования: цифровая схемотехника.
Предмет исследования: счетчик-делитель.
Для того чтобы приступить к разработке счетчика-делителя, разберем основные понятия.
Счетчик - цифровое устройство, которое подсчитывает входные импульсы, циклически меняя свое состояние. Счетчики строятся на базе последовательно соединенных триггеров.
Триггер - это устройство с двумя состояниями устойчивого равновесия -логического 0 или логической 1. Это устройство предназначено для хранения одного бита информации. Изменение этих состояний происходит за счет действия входных сигналов, быстро и скачкообразно.
Я8-триггеры являются наиболее простыми, но используются не так часто.
Синхронный Я8-триггер имеет два информационных входа и один синхронизирующий. Условное обозначение представлено на рисунке 1.
Рис. 1. Условное обозначение синхронного ЯБ-триггера
Произведем расчет разрядности счетчика. Поскольку модуль счета равен 10, из условия Кдел < 2п получаем разрядность счетчика: 10 < 2п => п = 4. Следовательно, синтезируемый счетчик - четырехразрядный.
Составим таблицу состояний счетчика. После каждого такта состояние счетчика будет меняться на противоположное, и после 9-го состояния счетчик должен обнуляться.
Таблица состояний синтезируемого узла
Такт N N+1
№ состояния Q4 Q3 Q2 Q1 Q4 Q3 Q2 Q1
0 0 0 0 0 0 0 0 1
1 0 0 0 1 0 0 1 0
2 0 0 1 0 0 0 1 1
3 0 0 1 1 0 1 0 0
4 0 1 0 0 0 1 0 1
5 0 1 0 1 0 1 1 0
6 0 1 1 0 0 1 1 1
7 0 1 1 1 1 0 0 0
Пелешенко В. С., Медведева А. С., Ковалев В. А., Токмакова М. Е. Разработка счётчика - делителя параллельного типа с модулем счёта 10, типом триггера - Я8, логическим базисом комбинационной части И - НЕ и тактовой частотой 1 МГц
8 1 0 0 0 1 0 0 1
9 1 0 0 1 0 0 0 0
10 1 0 1 0 Ф Ф Ф Ф
11 1 0 1 1 Ф Ф Ф Ф
12 1 1 0 0 Ф Ф Ф Ф
13 1 1 0 1 Ф Ф Ф Ф
14 1 1 1 0 Ф Ф Ф Ф
15 1 1 1 1 Ф Ф Ф Ф
В соответствии с таблицей состояний для каждого выхода (0ь02,0з,04) в п+1 такте заполняем карты Карно (рис. 2-5). В карту Карно переменные передаются из таблицы истинности и упорядочиваются с помощью кода Грея, в котором каждое следующее число отличается от предыдущего только одним разрядом.
<33
<31
г- 1 г 0 0
1 ф ф 0
ф ф ф ф
1 1 0 0
<24
дз
<32
Рис. 2. Карта Карно для выхода 0"
<31
1-V
0 1 0 и
0 ф ф 0
ф ф ф ф
0 1 0 1
<34
<3?
Рис. 3. Карта Карно для выхода 0"
<33
<21
0 0 т 0
0 ф ф 0
ф ф ф ф
1 ч 0 1
<34
<32
Рис. 4. Карта Карно для выхода 0"
<33
<31
0 0 0 0
I1 ф ф 0
ф ф ф ф
0 0 1 0
<34
02
Рис. 5. Карта Карно для выхода 0"н
Выполнив минимизацию по картам Карно путем склеивания единиц, с учетом факультативных условий получаем выражения для входов разрядов:
02+1 = 0? ,__(1)
02+1 = 0_2 02 (2)
02+1 = 02 02 04 + 02 02 02 + 0202 02 , (3)
02+1 = 04 4444 02 + 02 02 02 . (4)
Характеристические уравнения для синхронного ЯБ-триггера можно представить в следующем виде:
С1+1 = (51 + 444101)С + 01С . (5)
Уравнение показывает, что при С = 0 состояние триггера не меняется, то есть С1+1 = С1, а при С = 1 он описывается характеристическим уравнением для асинхронного триггера:
С1+1 =52 +44ГСп . (6)
Для асинхронного триггера комбинация 51 = 1 и й2 = 1 - запрещенная, в таком случае состояние триггера считается неопределенным, поэтому должно выполняться условие: 52й2 = 0.
Для получения входных уравнений для триггеров решим для каждого разряда систему уравнений, состоящую из прикладных и характеристических уравнений:
02+1 = 444 (7)
д252 = 0 _ С1+1 = 51 + Д2^
С2+1 = 4414 02 + 0221202 (8)
й252 = 0 _
С1+1 = 51 + 4!2011
02+1 = 02 С1 ИИ + ИЦ 02 ё? + ОГЩ 02 (9)
й151 = 0
С2+1 = 52 + 2'1Q2
С2+1 = 224"424г С2 + 02 02 02 (10)
й252 = 0
Для первого разряда: Для второго разряда: Для третьего разряда: Для четвертого разряда:
д2 = 01_^02 , (11)
S2 = 01 . (12)
й2 = 222<22 -2- 2212222 <22 , (13)
s2 = Qi2 02 + 0202 222 . (14)
йп = 02 02 02 + 22*02 04- + 0202 02 , (15) s2 = 02 02 2222 + 01 02 02 + 020? 02 . (16)
й2 = 22222 02+ 02 02 02 , (17)
s2 = 02 02 02 + 02 02 02 . (18)
Пелешенко В. С., Медведева А. С., Ковалев В. А., Токмакова М. Е. Разработка счётчика - делителя параллельного типа с модулем счёта 10, типом триггера - Я8, логическим базисом комбинационной части И - НЕ и тактовой частотой 1 МГц
Приведем уравнения в вид, удобный для реализации в базисе И-НЕ. Для первого разряда:
дп = щг=о" ,
Для второго разряда:
й2 = Ç2 £2 + Q22Q2 £4 = 222 Q2 • 222С2 *24
= 222 Q2 + 2222 = Q2 Q2 • Q2Q2 Q
Для третьего разряда:
й2 = 222 2221Q2 + 222 Q2 С4 + 2222Ç21 С? =
=22in С^з2 •J22 Q2 Ç^i2^2 Q2 52 = Q2 Q22 222 + 222 Q2 224 + Q2Q? Q2 =
= 022 Q2nQ^Ç2Ç2nQ2-<32022 Q2 •
Для четвертого разряда:
й2 = 222 22 С4 + (22 «22 Q32 = 222 «2 С4 • 222 С2 222
52 = 222 <232 Q2 + Q2 Q2 Q2 = Q2 <32 <34 • Ql Q2 <3
(19)
(20)
(21) (22)
(23)
(24)
(25)
(26)
Исходя из уравнений 19-26, составим функциональную схему счетчика-делителя параллельного типа в программе для построения диаграмм и векторной графики
Microsoft Visio (рис. 6).
Рис. 6. Функциональная схема узла
Промоделировав синтезированную схему, снимем временные диаграммы (рис. 7).
Рис. 7. Временные диаграммы счетчика
В процессе исследования были углублены знания в области цифровой схемотехники, а также разработан счётчик-делитель параллельного типа.
Библиографический список
1. Алехин, В. А. Электроника и схемотехника: курс лекций с использованием компьютерного моделирования в среде «TINA-TI» / В. А. Алехин. - Москва : МИРЭА, 2016. - 337 с. - URL: http://www.toe-mirea.ru/download/file14.pdf
2. Бобров, И. И. Импульсные и цифровые устройства : учебное пособие / И. И. Бобров. - Пермь : ПГТУ, 2002. - 186 с.
3. Лаврентьев, Б. Ф. Схемотехника электронных средств: учебное пособие. / Б. Ф. Лаврентьев. - Москва : Академия, 2010. - 336 с.
4. Новиков, Ю. В. Введение в цифровую схемотехнику / Ю. В. Новиков. -Москва : Интернет-Университет Информационных Технологий; БИНОМ. Лаборатория знаний, 2007. - 343 с.
5. Потехин, В. А. Схемотехника цифровых устройств: учебное пособие для вузов / В. А. Потехин. - Томск: В-Спектр, 2012. - 287 с.
