CC BY
8
I
SCIENCE TIME
I
РАЗРАБОТКА ПРОЦЕДУРЫ ПРОВЕДЕНИЯ КОНТРОЛЯ ЗАРЯДА ПРОБОЯ И СКРЫТЫХ ДЕФЕКТОВ ТОНКИХ ДИЭЛЕКТРИКОВ
Назаров Илья Владимирович, Белорусский государственный университет информатики и радиоэлектроники, г. Минск, Республика Беларусь
E-mail: ilya. mad.nazarov@gmail. com
Аннотация. Данная статья посвящена вопросам проведения контроля заряда пробоя и скрытых дефектов. Рассмотрены основные стандарты тестирования тонких диэлектриках и их общие методические подходы. Ключевые слова: подзатворный диэлектрик, JESD35, JESD92.
В дальнем зарубежье для тестирования тонких диэлектрических слоев разработана целая группа стандартов: JESD35 «Voltage Ramp Dielectric / Chargeto Breakdowns, JESD92 «Procedure for Characterizing time-Dependent Dielectric Breakdown of Ultra-Thin Gate Dielectrics» и др. В этих стандартах приведены только общие методические подходы. Многие детали реализации методик и конкретные режимы проведения измерений не представлены. Эти разработки являются секретами соответствующих фирм и адаптированы к конкретным условиям производства микросхем. Кроме того, методики базируются на использовании сложного измерительного оборудования со специальными функциональными возможностями. Эти требования существенно усложняют разработку и реализацию методик. Стоимость специализированного оборудования ф. Agilent Technology (США), ф. Semiconductor diagnostics (США) для контроля дефектности и оценки надежности подзатворного диэлектрика ИМС, обеспечивающего проведение сложной процедуры измерений и обработки данных с оценкой надежности подзатворного диэлектрика, составляет 1.5 млн. долл. США. Высокая стоимость оборудования не позволяет удовлетворить возрастающие потребности в РБ и других странах СНГ.
Таким образом, для разработки методик контроля заряда пробоя на необходимом современном уровне требуется создать:
- теоретический уровень представления, основанный на статистическом подходе, и выработать требования к аппаратному и программному исполнению;
1 SCIENCE TIME 1
- аппаратный уровень и практически реализовать методики, включая выбор алгоритмов и режимов измерений;
- систему представления результатов измерений;
- адаптацию методик для уровня разработки технологических процессов формирования диэлектрических слоев и для уровня серийного производства микросхем.
Для проведения измерений величины заряда пробоя может использоваться три метода проведения испытаний:
- метод 1: приложение к затвору МОП-структуры напряжения и измерение величины тока, протекающего через слой диэлектрика. Испытания продолжаются до пробоя подзатворного диэлектрика. Путем интегрирования величины тока по времени его протекания до пробоя диэлектрика определяется величина заряда пробоя. Данный метод является испытанием в режиме постоянного напряжения;
- метод 2: испытания в режиме приложения к затвору МОП-структуры постоянного напряжения, которое возрастает по величине ступенька за ступенькой. Длительность каждой ступеньки одинакова и составляет долю секунды. В течение каждой ступеньки измеряют величину тока, протекающую через подзатворный диэлектрик. Испытания продолжаются до пробоя подзатворного диэлектрика. Путем интегрирования величины тока по всем ступенькам его протекания до пробоя диэлектрика определяется величина заряда пробоя. Данный метод является испытанием в режиме постоянного напряжения, нарастающего ступеньками;
- метод 3: испытания в режиме пропускания через диэлектрик МОП-структуры постоянного тока, который возрастает по величине ступенька за ступенькой. Длительность каждой ступеньки одинакова и составляет долю секунды. В течение каждой ступеньки измеряют величину напряжения, приложенного к подзатворному диэлектрику. Испытания продолжаются до пробоя подзатворного диэлектрика. Путем интегрирования величины тока по всем ступенькам его протекания до пробоя диэлектрика определяется величина заряда пробоя. Данный метод является испытанием в режиме постоянного тока, нарастающего ступеньками.
Анализ методов измерения величины заряда пробоя показывает:
- метод 1 является длительным. Учитывая, что в процессе производства микросхем измерения необходимо производить на большом количестве тестовых структур, данный метод можно рассматривать как лабораторный и использовать его для оценки качества диэлектрических слоев текущих партий серийного производства не целесообразно;
- методы 2 и 3 являются экспрессными и могут по затратам времени обеспечить оперативную оценку качества диэлектрических слоев текущих партий серийного производства. Сравнивая эти два метода между собой, предпочтение нужно отдать методу 3. Для получения величины заряда пробоя необходимо произвести интегрирование величины тока, протекающего через
1 SCIENCE TIME 1
диэлектрик в процессе испытаний, по времени испытаний. При подаче ступенек напряжения величина тока через диэлектрик в начале и конце одной и той же ступеньки может быть разной. При подаче ступенек тока величина тока в пределах каждой ступеньки постоянна, и величина заряда пробоя будет определена с более высокой точностью.
Таким образом, в условиях серийного производства микросхем из-за необходимости проведения измерений на большом количестве тестовых структур целесообразно для оценки качества диэлектрических слоев текущих партий использовать метод на основе пропускания через диэлектрик МОП-структуры постоянного тока, который возрастает по величине ступенька за ступенькой (1-развертка).
Параметры I-развертки включают:
- 1нт - начальный ток развертки. Типичная величина плотности начального тока развертки составляет 1^10 мкА/см2;
- N - число ступенек на декаду выбирается из таблицы 4. Для обеспечения максимальной точности целесообразно использоватьN= 50;
- tdeK - время нарастания тока на одну декаду устанавливается около 500 ^ 1000 мс;
- Емакс - максимальная напряженность поля составляет 25 МВ/см для толщин подзатворного диэлектрика h¿,<20 нм и 15 МВ/см для h¿20 нм
Критерий завершения измерений тестовой структуры (пробой диэлектрика) выбирается по снижению напряжения на структуре при её пробое до уровня UU3M< 0.8 5UMaKC.
Для проведения всестороннего анализа и установления природы дефектов необходимо использовать три типа ТС:
- затвор по периметру выходит на слой LOCOS. Площадь структуры S, длина L примерно равна ширине W;
- затвор по периметру расположен на анализируемом тонком диэлектрике. Площадь структуры S, длина L намного больше ширины W;
- по периметру затвора сформирована область истока/стока. Площадь структуры S, длина L намного больше ширины W.
В данной работе испытания проводились на измерительном комплексе прецизионного анализа характеристик элементной базы микросхем (тестовых структур) модели В1500 ф.Agilent (США) с зондовой станцией Summit 11000 АР ф. Cascade (США), приведенном на рисунке 6. Особенностью данного комплекса является обеспечение измерений параметров в широком диапазоне с высокой точностью (погрешность измерений составляет 0.1 %) и возможность работы в специальных режимах, включая режим ступенчато-нарастающего тока. Кроме того, данный комплекс позволяет измерять параметры тестовых структур в составе пластины диаметром до 200 мм в диапазоне температур от минус 65 до плюс 150 0С. Это существенно расширяет возможности проведения испытаний и в совокупности обеспечивает широкий их спектр. В частности, можно произвести испытания при температуре эксплуатации микросхемы.
1 SCIENCE TIME 1
Литература:
1. Белоус А.И., Емельянов А.В., Чигирь Г.Г. Тестовые структуры в системах управления качеством интегральных микросхем. - Минск: Интегралполиграф, 2008.-С. 26-31.
2. Белоус А.И., Емельянов В.А., Сякерский B.C., Чигирь Г.Г. Анализ микронеоднородностей подзатворного диэлектрика субмикронных микросхем / Новые технологии в электротехнике и электронике и их внедрение в промышленности: сб. науч. тр. 6-ой международной конференции, Закопане (Польша), июнь, 2007. - С. 5.
3. JEDEC Standart No. 35-A «Procedure for the Wafer-Level Testing of Thin Dielectrics», 2001, p. 1-40.
4. JEDEC Standart No. 122E «Failure Mechanisms and Models for Semiconductor Devices». - 2009. - p. 8-12.
