CC BY
15
Список использованной литературы
1. Горелик А.Л., Скрипкин В.А. Методы распознавания. — М.: Высшая школа, 1984.
2. Антамошин А. А и др. Интеллектуальные системы управления организационно-техническими системами. Под ред. Большакова А.А. — М.: Горячая линия-Телеком, 2006.
3. Х.Г.Барам и др. Методические указания по определению потерь от простоев машин по техническим причинам.- М.: ГОСНИТИ, 1978.
4. А.И.Губинский и др. Методические рекомендации по аналитическим методам оценки эффективности качества и надежности эргатических систем.- Л.: Наука, 1978.
УДК 681.32.069 К.Д. Курбанмагомедов, учреждение
высшего образования «Институт системных технологий»,
e-mail: kurbandin@mail.ru
РАЗРАБОТКА МОДЕЛИ И ПРОЦЕДУР ТЕСТИРОВАНИЯ КЕШ-ПАМЯТИ КОМПЬЮТЕРНЫХ СИСТЕМ С РАЗРЯДНО-МОДУЛЬНОЙ ОРГАНИЗАЦИЕЙ Часть 1. Описание функционирования и разработка диагностической модели
В статье рассматриваются вопросы разработки модели и процедур тестирования полностью ассоциативной кеш-памяти компьютерных систем с разрядно-мо-дульной организацией.
Ключевые слова: система, отказ, тест, контроль, диагностика, схема, разряд, память, компьютер.
The article deals with the development of models and testing procedures fully - associative cache-Computer Systems Memory bit-modular organization.
Keywords: system failure, test, control, diagnostics, circuit, discharge, storage, computer.
Современные компьютерные си- зацией (далее СРМО), используемые стемы с разрядно-модульной органи- в системах управления промышлен-
ными объектами, характеризуются рядом особенностей, к числу которых относятся/1/:
- функциональная сложность, под которой понимается сложность вычислительных процедур, и разнообразие реализаций внутренней структуры;
- сложность реализуемых ими алгоритмов обработки, приема, передачи и хранения информации;
- большие массивы информации, используемые при решении задач, и высокое требование к их представлению и отображению для пользовательских нужд;
- требование высокой скорости обработки информации с учетом высокого быстродействия самого процессорного элемента или микропроцессора;
- сложность тестирования, вызванная, как правило, нетестопри-годным проектированием, сложностью элементной базы, некоторой неопределенностью первоначальной установки системы в исходное состояние, большой мощностью класса возможных неисправностей и их количеством;
- необходимость аппаратно - программного управления при тестировании объекта и отдельных модулей, что предъявляет высокие требования к алгоритмам и моделям объекта, к аппаратуре тестирования и режимам ее работы;
- необходимость организации процедур тестирования и, соответственно, идентификация состояния в процессе функционирования объекта;
- высокая цена ошибок 1 и 2 рода при тестировании и возможные необратимые последствия, следующие за этим;
- сложность возврата в исходное состояние, определяемая длительностью времени и сложность алгоритмов.
В связи с этим является актуальным разработка моделей и алгоритмов для компьютерных СРМО, позволяющих оптимизировать процесс анализа их состояния, выбора той или иной процедуры в зависимости от возникшей ситуации, а также качественного анализа альтернатив организации процесса контроля и диагностирования.
Во многих СРМО системах можно выделить наиболее загруженные модули, задействованные в различных режимах функционирования, так называемые «узкие места». Для них более актуально выше изложенные вопросы и обеспечение правильного функционирования. Это касается в компьютерных системах в первую очередь регистров сверхоперативный памяти внутри микропроцессора, схемы управления и организации кэш-памяти(КП), шины управления и т.д.
В данной работе рассматривается задача тестирования схемы управления и организации КП. Следует отметить, что принцип использования КП реализуется на разных уровнях компьютерных систем и сетей, в частности, внутри микропроцессора, в контроллерах управления сложными объектами и в микропроцессорных системах. При этом особенностями организациями кэш- памяти являются:
- необходимость тестирования как на вентильном уровне, так и на уровнях регистров и модуля памяти;
- отсутствие внешнего доступа к модулям и нахождение в функциональной зависимости от других модулей системы за счет физического воплощения;
- необходимость программного и аппаратного управления состоянием;
- возможность появления неисправностей одиночного и кратного типа, константных неисправностей и неисправностей, связанных с пере-путыванием адресов ячеек памяти.
Схема использования КП предъявлена на рис.1, где отмечается наличие разного уровня при реализации компьютерной системы на процессорах семейства Intel P6.
Использование КП предполагает выполнение операций записи и считывает информации /6/, что соответствует следующему алгоритму его функционирования (рис. 2).
Используют три типа КП: с прямым отображением, полностью ассоциативная кэш-память и наборно-ас-социативная память /2/.
Рис. 1
Для полностью ассоциативной КП или КП с произвольной загрузкой данные из любой ячейки оперативной памяти отображаются в любую ячейку кэш - памяти данных. Возможны два способа отображения данных:
- строка КП содержит одну ячейку для хранения данных, а тегом является полный физический адрес А...Аф. Число К строк в ЭШа может быть любым, но не более числа ячеек оперативной памяти (ОП);
Копировать
выгруженные Выгруженные ^^^
данные в 4—^ данные
основную память ^^^ модифициров.? ^^
Да ________
Копировать данные,
памяти кэш
Запрос выполнен
Передача данных источнику запроса
Рис. 2
- строка КП содержит 16 ячеек для хранения данных и, по сути дела, страница ОП отображается в строку КП. Для обращения к ячейкам строки используются младшие разряды адреса А3...А0(смещение). Тегом служат старшие разряды адреса А ... А4. Число N строк в КП может быть любим (но не более числа страниц ОП - 4096).
Используют три типа КП: с прямым отображением, полностью ассоциативная кэш-память и наборно-ас-социативная память /2/.
Для полностью ассоциативной КП или КП с произвольной загрузкой данные из любой ячейки оперативной памяти отображаются в любую ячейку кэш - памяти данных. Возможны два способа отображения данных:
- строка КП содержит одну ячейку для хранения данных, а тегом является полный физический адрес А...Аф. Число К строк в ЭШа может быть любым, но не более числа ячеек оперативной памяти (ОП);
- строка КП содержит 16 ячеек для хранения данных и, по сути дела, страница ОП отображается в строку КП. Для обращения к ячейкам строки используются младшие разряды адреса А3...А0(смещение). Тегом служат старшие разряды адреса А ... А4. Число N строк в КП может быть любим (но не более числа страниц ОП - 4096).
Структурная схема КП для второго способа отображения данных приведена на рис.3/2/. В каждой строке КП хранятся тег, смещение и данные. В полях тега и смешения указан полный физический адрес ячейки, хранящей эти же данные. Тег выводится на один из входов схемы сравнения, на другой ее вход подается теговый адрес. Выход схемы сравнения соединен с буфером и с одним из входов элемента логического умножения. Буфер предназначен для вывода данных и активизируется сигналом, поступающим с выхода схемы сравнения.
Если при чтении «Тег» = «Теговый адрес», то схема сравнения вырабатывает логическую единицу «1». Открывается буфер и данные из ячейки КП поступают на шину данных. На выходе элемента ИЛИ формируется сигнал Hit=1. Если же вместе с адресом помещаются в свободную или давно не используемую строку КП.
При записи процессором выставляется теговый адрес, и если схема сравнения формирует сигнал Hit=1, то данные повторно записываются в эту же строку; если же Hit =0, то данные помещаются в свободную строку КЭШа-памяти. При отсутствии свободной строки в КП одна из его строк должна быть заменена требуемой строкой.
К.Д. Курбанмагомедов. Разработка модели и процедур тестирования... Строка 0
Строка I
Рис. 3
Используются разнообразные алгоритмы определения заменяемой строки, например, циклический алгоритм, замена наиболее редко используемой строки, замена строки, к которой дольше всего не было обращений, и другие.
Перенос данных из КП в основную память осуществляется под управлением контроллера обычно в те промежутки времени, когда про-
цессор не обращается к памяти. При организации кэша с произвольной загрузкой любую страницу основной памяти можно загрузить в любую строку кэш-памяти.
Для нахождения требуемой строки в полностью ассоциативной КП необходимо сравнивать теговый адрес с тегами всех строк КП. При последовательном (строка за строкой) выполнении операций сравнения на это
потребуется много времени. Поэтому сравнение выполняется одновременно (параллельно) во всех строках а, что значительно усложняет схемную реализацию КП.
функционирование КП обеспечивают аппаратные и программные средства управления КП, к первым из которых относятся входные сисна-лы разрешения кеширования, входные сигналы управления политикой записи и сброса КП, выходные сигналы управления КП Ъ2, регистр МТИИ для определения кешировании управлении схем адресов, ко вторым относятся флаги управляющих регистров СИО(СБ и NW) и СИЗ, специальные инструкции, биты элементов катало-гога таблиц страниц /4/.
Совместная работа аппаратных и программных средств характерна для всех поколений микропроцессоров, для всех типов КП Ъ1 и Ъ2. С учетом данных средств структуру КП в современных микропроцессорных системах составляют: разные уровни кэш инструкций и данных Ъ1 и Ъ2; кэш трассировки ТС; буфер ассоциативный трансляции ТЪБ; блок структурный переадресации; УЫРТ - таблица виртуальных кэш страниц; буферы записи.
Рассмотрим математическую модель взаимосвязанного функционирования КП и оперативной памяти в виде двух взаимосвязанных автоматов соответственно
А1 = ( Х1, ¥1, д1, §1, х )
А2 = ( Х, ¥2, Q2, 52, ) ,
где Х - входы, ¥ - выходы автоматов, Q - состояния автоматов, а § и X соответственно функции переходов и выходов автоматов. При этом |<<| Q2 | , где | Х | - мощность множества { Х}. Также запишем, что
§1 : Х1 х Q1^Q. Кроме того §1 = §11 и §12и §13, §11 - функция переходов, реализация которой не изменяет состояние автомата А1; §12 - функция переходов изменяет состояние автомата А1 на новое состояние, получив из А2 новую порцию информации, где { Q1 ( 1 ) } { Q2 ( 1 ) } = Ш; §13 - освобождает (форматирует) КП в связи с неиспользованием множества ячеек, где также { Q1 ( 1 ) { Q2
( 1 ) } = ш.
Рассмотрим функции выходов Х1 = ХИ Х12И X где Х11 - функция выходов, позволяющее Х1 = Х х Q ^ ¥, причем Q1 ( 1 ) П Q2 ( 1 ) = Ш; Х12 -реализует функцию Х2 = Х х Q ^ ¥1; Х13 - подфункция, предназначенная для активизации функции X и §1
Представим модель виде ориентированного графа ( рис.4.).
Пусть N = {1.2...п} множество объектов системы, а М = {1,2.т} -множество адресов КП, ю = (г1 г2 ... г1 .гТ) - поток запросов на доступ . _ У1 = Х2
Рис. 4
к объектам. При этом г1 6 N - объ- который по состоянию КП и соответ-
ект, запрошенный от кэш - системы ствующим состояниям управления
в момент времени t и Mm = {SlS Q N позволяют получить новое состояние
Л lSl < m} - множество подмножеств КП и новые состояния управления
множества объектов N, которые мо- q для алгоритма А .
гут быть расположены в КП M.
Тогда отображение перехода для
gi(S,qi,x)=
Алгоритм кэширования обеспе- алгоритма А1 выглядит следующим чивает предельный максимальный образом: уровень заполнения КП посред-ствам исключения из кэш- памяти объектов с минимальным рейтингом. Этот рейтинг может зависеть от различных факторов например, от того, как давно было последнее произошло или все строки множества обращение (алгоритм LRU) был за- недостоверны, эта ситуация опре-прошен объект системы. Этот рей- деляется как кэш - промах. В этом
gl : Mm X Q1 X N ^ Mm X Q1
(S,q11), если xeS$ (Su{x},q11), если x^SAlSKm; I ((Su{x})\{y},q„), если (xiS)A(ISI=m)A(yeS)Ae=d1(S,q1) d1 : Mm x Q1 ^ N;
Если на этапе 3 совпадения не
тинг может быть представлен явно -как некоторое числовое значение,
случае по сформированному микропроцессором физическому адресу
либо неявно - в виде зависимости выполняется обращение к опера-
текущих параметров системы кэши- тивной памяти. Из ОЗУ извлекается
рования и основных характеристик нужная информация, и содержащая
объекта. Упорядоченную последова- ее строка записывается в свободную
тельность рейтингов, совокупности с строку выбранного множества. Стар-
некоторой дополнительной информа- шие 21 бит физического адреса за-
цией об объектах из КП, будем на- писываются в поле тега этой строки.
зывать состоянием управления.
Пусть в КП размещены данные,
Если все строки в выбранном множестве достоверны, то замещается
характеризующие произвольный объ- строка, к которой дольше всего не
ект. При решении задачи о выборе было обращений согласно механизму
объекта для размещения его в КП LRU. Этот механизм действует точно
может использовать алгоритм кэши- так же, как и при вытеснении строк
рования А/3/.
А1 = (Qp q10 , g) где жества состояний управления ал-
горитма A' q
10
из буфера ассоциативной трансля-мно- ции TLB.
Режим работы КП определяется начальные состо- программно установкой разрядов CD
яния управления алгоритма А1; g1 -отображения перехода алгоритма A1
(запрет кэширования) и NW (запрет сквозной записи) в управляющем
регистре СИ0. Кэширование можно разрешить (это состояние после инициализации при сборе), можно запретить при наличии достоверных строк (в этом режиме КП действует как быстрое внутреннее ОЗУ) или, наконец, кэширование м.б. полностью запрещено.
Таким образом, функционирование КП характеризуется высокой глубинной влияния на результат решения задач, возможностью появления скрытых отказов и некоторой неопределенностью поведения даже при исправном состоянии. В конечном итоге, КП может повлиять на неправильную выборку операндов, на выполнение другой команды над правильно выбранными операндами, на неправильное принятие решения при обращении к ОЗУ, что с лучшем случае приведет к увеличению времени и числа обращений к процессору, необходимости регулярной подчистки содержимого КП и, наконец, неэффективному использованию при решении некоторых задач, что является издержками некоторой универсальности КП. При тестировании КП необходимо принять разрядно - модульный принцип его построения и необходимость периодического анализа его состояния. В КП наиболее ярко продемонстрировано совместное функционирование аппаратного и программного обеспечения, что говорит о необходимости тестирова-
нии структурных элементов КП, но и о необходимости тестировании алгоритмов и программ. И, наконец, КП и схемы управления КП охватывает регулирования методы тестирование и их использования. Например, тестирование ОЗУ, тестирование компьютерных и последовательностных схем, тестирование на регистрационном уровне.
Проанализируем класс неисправностей КП: логические неисправности одного разряда; залипание контактов; замыкание контактов; неуправляемый запись в регистр; неправильное считывание из тега; неправильный запись в тег; неверное сравнение в схеме сравнения; неверные считывание данных в КП; неверное запись в КП данных; неверный выбор ячеек (строки байта); неверная запись в буферный регистр; неверная запись в регистр выходных данных/5/.
Для решения задачи выявления заданных неисправностей построим модель КП (рис. 5.) в виде ориентированного графа С=(Х,Г).
Приведенная графовая модель ассоциативной КП предполагает проверку структурных элементов и процесса формирования сигнала совпадения (несовпадения) и выдан (не выдан) в выходной регистр соответствующей информации. С нашей точки зрения целесообразно следующая последовательность процедур контроля и диагностирование, позво-
Модуль 1
Рис.5 ( 1 - адресный регистр (АР), 2 - кеш - память (КП), 3 - схема сравнения (СС), 4 - буферный регистр(БР), 5 - схема формирования признака совпадения (СФПС), 6 - выходной регистр (ВР)
в) запись в Рг А тег совпадающих комбинаций;
г) сравнение с содержимым теговых разрядов;
д) повторение процедур в) и г) для всех строк КП .
II. Проверка адресов смещения при страничной алгоритме памяти:
а) запись в РгА кода смещения, не совпадающего со смещением;
б) сравнение содержимым разрядов смещения;
в) запись в РгА смещения, совпадающего с разрядами смещения;
г) оценка результатов сравнений;
д) повторение процедур в) и г) для всех подмножеств ОП.
III. Контроль считы-
ляющих выявить неисправности вания данных из оперативной па-
вплоть до отдельного разряда, со- мяти:
ставляющая обобщенный алгоритм а) формирование содержимого РгА
диагностирования КП. Он состоит для опроса строки 1 ячейки ] в КП;
из следующих основных процедур. 1. Проверка теговых разрядов:
а) запись в тег различных комбинаций;
б) сравнение с несовпадающей комбинацией в Рг А;
б) опрос i - ой строки КП и оценка результатов;
в) повторение процедур а) и б) для всех строк КП.
В заключении отметим, что разработанная модель КП в виде двух
взаимосвязанных автоматов позволяет понять и формализовать механизм функционирования КП и его взаимодействие с ОЗУ, модель в виде ориентированного графа является концептуальной диагностической моделью КП, которая позволяет разработать процедуры и алгоритм диагностирования КП, что будет предложено в части 2 данной работы.
Литература.
1. Курбанмагомедов К. Л. Модели, алгоритмы и средства контроля и диагностирования дискретных устройств с разрад-но-модульной организацией.-Махачкала, Издательство «Риасофт ЛТД», 2011. - 240 с.
УДК 691.32
2. Новожилов О.П. Основы микропроцессорной техники / Учебное пособие в двух томах. т. 2. - М. : ИП Радио Софт, 2011. - 336 с.
3. Аль-Згуль Мосаб Басам. Гибридные алгоритмы в системах кэширования объектов. // Вестник ДГТУ, №4/ - 2008.
4. К. Хамакер, З. Вранешич, С. Заки. Организация ЭВМ. - СПб.: Питер;Киев: Издательская группа БИУ, 2003. - 848 с.
5. В.В. Данилов и др. Модели и методы диагностирования микропроцессорных БИС. - Обзоры по электронной технике. Серия 8. Управление качеством, стандартизация, метрологии, испытания. -М.: Издательский центр «Электронике», 1994. - 40 с.
Усов Б.А., к.т.н, доц. МАМИ, Савин Д.Д., студент ПГС МГСУ.
ТВЕРДЕНИЕ БЕЗГИПСОВЫХ ПОРТЛАНДЦЕМЕТНЫХ СМЕСЕЙ
НА МОРОЗЕ
Описываются свойства строительных смесей на без гипсовом портландцементе на основе карбоната калия+фильтрат цитрата кальция, твердеющие в зимних условиях.
Ключевые слова: строительные смеси, портландцемент
The report contains the results of the experimental studies of the process of hardening in winter time build mixs at without lime sulphate portlandcements
Keywords: stroytelmce mixture, Portland
