CC BY
49
УДК 681.525.5
ПРОЦЕДУРА СТРУКТУРНОГО СИНТЕЗА ИНС-ПРЕОБРАЗОВАТЕЛЕЙ ИНФОРМАЦИИ ДЛЯ КРУПНОЗЕРНИСТОГО УРОВНЯ ОПИСАНИЯ
В.Н. Локтюхин, А.В. Антоненко, С.В. Челебаев
Рассматривается укрупненная процедура и содержание этапов синтеза ИНС-преобразователей, предназначенных для выполнения операции преобразования формы информации (кодирования, декодирования) с одновременным воспроизведением функциональных зависимостей. Для проведения синтеза структура разрабатываемого преобразователя представляется в виде аналого-цифровой нейросети, использующей в качестве процессорных элементов нейроны-преобразователи
Ключевые слова: процедура синтеза, аналого-цифровая нейросеть, нейросекция, нейрон-преобразователь, операционное устройство
Введение
Одними из первых аналого-цифровых нейрокомпьютеров стали появившиеся в 50-60-е годы ХХ века гибридные вычислительные устройства (ГВУ), а также вычислительные и функциональные преобразователи информации (ФПИ). С появлением в 90-е годы эффективных алгоритмов обучения искусственных нейронных сетей (ИНС), а также программируемых логических (ПЛИС) и аналоговых (ПАИС) интегральных схем разработка ФПИ переводится в область синтеза ИНС-преобразователей информации.
Известна методика структурного синтеза ИНС-преобразователей частотно-временных параметров сигналов в цифровой код [1]. Она позволяет получать логические (структурные) схемы устройств, которые представляются в виде «мелкозернистой» нейросети, содержащей только однобитовые процессоры - нейроны с пороговой функцией активации (ФА). Анализ зарубежных методик разработки нейропреобразователей показывает, что в них наибольшее внимание уделяется вопросам построения линейных АЦП «напряжение - код» на основе сети Хопфилда и ее модификаций [2], также использующих пороговые ФА.
Вместе с тем, при создании нейросетевых ФПИ целесообразно применять к -битовые (к >1) процессорные нейроэлементы, к которым относятся: паде-нейроны, квадратичные нейроны, нейроны с линейной, степенной, сигмоидной функциями активации и др. [3]. Это позволяет при меньшем количестве нейроэлементов, но с более сложными ФА, обеспечить воспроизведение различных нелинейных зависимостей, сократить время обучения ФПИ [4]. Однако проблема структурного синтеза ФПИ в виде аналого-цифровой сети, содержащей к -битовые нейроэлементы с более сложными ФА, до настоящего времени еще не решена. В связи с этим целью
Локтюхин Виктор Николаевич -РГРТУ, д-р техн. наук, профессор, e-mail: [email protected]
Антоненко Андрей Васильевич - РГРТУ, канд. техн. наук, e-mail: [email protected]
Челебаев Сергей Валерьевич - РГРТУ, канд. техн. наук, доцент, e-mail: sergey chel [email protected]
работы является разработка процедуры и содержание этапов синтеза ИНС-преобразователей на крупнозернистом уровне его представления.
Описание структуры ИНС-преобразователя с использованием 1- и к -битовых нейропроцессор-ных элементов соответственно осуществляется, на так называемых, «мелкозернистом» и «крупнозернистом» уровнях [4].
Назначение структурного синтеза ИНС-преобразователя
Назначение структурного синтеза ИНС-преобразователя для конкретного способа представления входной X = (х,x*} и выходной у = (у*,у} переменных заключается в получении на основе нейросети преобразователя «аналог ^ код»
(x ® у* ) или «код ^ аналог» (х* ® у) некоторой логической (или структурной) схемы устройства.
Целевая функция синтеза формулируется следующим образом [1]: необходимо создать логическую схему ИНС-преобразователя, например, для *
операции х ® у , при выполнении ограничений на допустимую погрешность 8прд<ш и заданное время
Тпрдо, преобразования: 8пр <8прйп и Тпр £ Тпрдоп ,
обеспечив минимизацию показателя затрат C на его аппаратную реализацию, в том числе на ПЛИС:
L
min — C = c(0) + ^ C(), (1)
l = 1
где L - число слоев ИНС-преобразователя, обычно L е{1,2, 3}; с(0) и C(l) - затраты на построение 0-го (распределительного) и l -го (обрабатывающего) слоя сети (l = 1, 2,..., L ), состоящего из m нейро-
mi
элементов с условной ценой c(): C(l) = X cf).
i=1
Укрупненная процедура синтеза схемы ИНС-преобразователя
Предлагаемая процедура синтеза структур функциональных ИНС-преобразователей учитывает особенности преобразования и математической пе-
реработки аналоговых и цифровых сигналов на входных и преобразующих слоях сети. Под НП понимается математический нейрон с гибридной формой представления информации и возможностью ее
преобразования данным устройством совместно с выполнением несложной математической операции.
Процедура синтеза с использованием крупнозернистого набора нейросетевых операций содержит 8 основных этапов (рис. 1).
1-й
2-й
3-й
этап
4-й
этап
5-й
этап
о-и
этап
7-й
этап
Рис. 1. Укрупненная процедура синтеза схемы ИНС-преобразователя
рис. 1, при необходимости возможен переход к одному из предыдущих этапов с целью их повторения
Необходимо отметить, что каждый из проводимых этапов синтеза структуры ИНС-преобразователя сопровождается анализом его технико-экономических характеристик. Поэтому после выполнения отдельных этапов, что показано на 26
при изменении некоторых исходных предпосылок для получения в итоге структурной схемы ИНС-
преобразователя в соответствии с поставленной задачей его разработки.
Ниже приводится основное содержание этапов структурного синтеза ИНС-преобразователей.
ЭТАП 1. Разработка устройства опирается на выбор подхода (этап 1) к получению структуры ИНС-преобразователя на основе классификации сетей по способу решения задачи: формируемые сети, сети с формируемой матрицей связей, обучаемые сети и комбинированные (смешанные) [3]. Необходимость учета указанного многообразия нейросетей обусловлено требованием их аппаратной реализации в виде ФПИ.
ЭТАП 2. На данном этапе формируется нейросе-тевая модель синтезируемого устройства в соответствии с действиями, отмеченными на схеме процедуры. Так, для ИНС с обучением математическая модель структуры ИНС-преобразователя «аналог - код»
* www
х ® у представляется в виде двухслойной нейронной сети прямого распространения с линейной функцией активации выходного слоя (рис. 2). Сеть оперирует переменными в заданных диапазонах измене -
ния х С [Xmax] , у* С У^], где у* - к -
разрядный цифровой эквивалент (код).
Рассматриваемая сеть состоит из двух обрабатывающих слоев математических нейронов (MHj1
и МН<11)) и описывается выражением:
тивации нейронов МН(1) может быть применена
у * = Ff
XЙ2' ^’М',))
V j=1
(2)
(2)
где г - весовые коэффициенты нейрона МН1
2-го выходного слоя сети, ] = [1,М], М - количество нейронов в 1 -ом слое; Е^Н - функция активации
у -го нейрона МН{1 первого слоя; Е®! - активационная функция нейрона МН1(2) выходного слоя сети;
] • х + г ■ х0 - взвешенная сумма сигналов х и х0, поступающих с нейронов 11 1(0) и МН 20) 0-го (распределительного) слоя сети на входы
нейронов МН(1) первого слоя; м>Мт = 1 и м>Мт -^ 1,у 2,у
веса входов нейронов 11
(1)
j
первого слоя,
= [1, М ] ; х - входная аналоговая величина; х0 -опорная величина (эталон преобразования).
Наличие в структуре сети входа, через который задается х0 , определяющая меру преобразования, обусловлено назначением проектируемого устройства как средства преобразования формы информации.
Для преобразователя «аналог - код» х0 представляется в виде дискрета Дх„ = хтах/2к или максимального значения хтах . В качестве функции ак-
«упрощенная» сигмоида»:
F$\(Gf ) =
G i1 ^11
(1)
bj + Gtt
(1)
, anee G® > 0;
0, е(а^а,
где Ьу - коэффициент, задающий индивидуальный вид функции активации Еет- каждому нейрону МН(1) первого слоя.
-и слои
2-й слой
Выход
А/#,121
Рис. 2. Структурная модель ИНС-преобразователя
*
х ® у на основе 2-слойной сети
ЭТАП 3. Суть структурно-алгоритмической организации (этап 3) нейросетевого
ФПИ-аппроксиматора заключается в создании варианта структурной схемы устройства с пространственной нейросетевой топологией или в определении его возможной алгоритмической организации, описываемой, например, с помощью содержательного графа или алгоритма, задающего последовательность выполнения нейросетевых операций. Наличие алгоритма позволяет сформировать принципы управления сетью нейронов-преобразователей.
При структурно-алгоритмической организации нейросетевых ФПИ, реализующих функцию преобразования импульсно-аналоговых сигналов на базе аппаратных средств, целесообразно выделить два основных режима или принципа работы сети НП:
1) непрерывный; 2) циклический. В соответствии с этими режимами различают: 1 - однотактные ИНС-преобразователи (непрерывного принципа действия); 2 - многотактные ИНС-преобразователи (циклического принципа действия).
Многотактные преобразователи требуют применения в их составе схемы управления сетью (СУС). Обоснование выбора принципа работы проектируемого устройства осуществляется в соответствии с принятой целевой функцией (1).
ЭТАП 4. Целью этапа 4 является получение структурной модели устройства в терминах аналогоцифровой (АЦ) нейросети, оперирующей с разнообразными формами представления машинных (физических) переменных и использующей в качестве к -битовых процессорных элементов сети нейроны-преобразователи (НП). Так, например, структурная
модель ИНС-преобразователя «частота - код» (Е ® N ) в базисе крупнозернистых нейросетевых операций запишется в виде выражения:
(м . .Л
N * = F(2)
Ny ГНПХ
У N
¿—t w
V j=1
•te, (/))
(3)
где N (2) - весовые коэффициенты нейрона-
м'нпл
преобразователя НП^) 2-го выходного слоя
АЦ-сети, представленные в виде позиционного кода, ] = [1,М]; М - количество нейронов в 1-ом слое; ЕН). и Е^ - функции активации нейронов-
преобразователей НП(Г> и НП1(2) 1-го и 2-го слоев сети; Ny ° у* - результирующий к -разрядный позиционный код; / ° х - преобразуемая частота; / = х0 - опорная частота. Для синтезируемого преобразователя /0 = /х .
Формируемая на этапе 4 структурная модель многотактного ИНС-преобразователя «частота -код» как устройства циклического типа приведена на рис. 3. Поскольку это устройство является нейро-сетевым ФПИ Е ® N, то им обеспечивается реализация аппроксимирующей функции в виде суммы простых дробей (или «упрощенных сигмоид») с формированием результата в виде кода:
Ä / + /0 N /2к
N = N + У N ----------------------------------—
y “0 У c /х - /о N^ , 2
j=i
(4)
N
Определение параметров , ц
аппроксимирующей функции (4) производится путем обучения АЦ-нейросети решению заданной задачи аппроксимации функции N = Е (/х) на основе
алгоритма обратного распространения ошибки [5].
Воспроизведение зависимости (4) осуществляется на основе нейросекции циклического типа (рис. 3). Секция содержит паде-нейрон «код - временной интервал» НП^1 и квадратичный нейрон «временной интервал - код» НП^ , формирующий код Nза т тактов путем последовательного взвешенного суммирования интервалов ту1, поступающих на входы НП1(2) с выхода нейрона НП1(1) .
Конфигурация нейросекции определяется топологией структурной модели ИНС-
преобразователя (см. рис. 1), в которой математические нейроны МН заменяются на нейроны-пребразователи НП, оперирующими машинными переменными. Выбор многотактного режима работы ИНС-преобразователя с его структурно-
алгоритмической организацией в виде одной нейросекции позволяет минимизировать аппаратные затраты на реализацию устройства. Управление работой нейронов в этом режиме осуществляется схемой управления сетью (СУС), вырабатывающей управляющие сигналы д1, д2, д3, а также код у для выбора
из памяти 1-го и 2-го слоев нейросети значений
Na , Na , Nu , Nc весов синаптических связей.
ao5 a j5 tb. j5 cj
Число разрядов r для представления j выбирается из соотношения: r > Int(log2 m), где Int - операция определения ближайшего большего целого. Нейрон НД(1) в такте j формирует временной
интервал т® (j = [1, m]) с вычислением дробнолинейной функции:
= Nci /(/ - /оNu /2к).
(5)
Квадратичный нейрон НП1(2) путем формирования и суммирования число-импульсных кодов (последовательностей) и® = Ту1, ■ /N / 2к и п(2>у = т^) ■ /х накапливает в текущем у-ом такте позиционный код:
N2 = Naa + У («S1 +«£)
(6)
N^2) = Nao + Т/] ■ (/о^ /2к + /х). (7)
Съем результата преобразования Ny = N2) :
т
N2) = Naо + Т/] ■ (/0^и /2к + /х ) (8)
і=1
производится в конце т-го такта сигналом д3 по истечению цикла преобразования Тц = тТ1, где Т1 > гу1)тах - длительность і -го такта. Значение Тц представляет собой время Тпр преобразования х ® у*. В начале цикла в НП(2) сигналом д2 осуществляется установка кода N . В каждом ] -ом такте сигналом д1 производится загрузка кода Nс. в НП1(1). После подстановки (5) в (8) образуется выражение (4), которое описывает моделирующую зависимость рассматриваемого ИНС-преобразователя «частота - код».
ЭТАП 5. При синтезе ИНС-преобразователя следует на этапе 5 учесть ряд параметров (характеристик) его структуры, влияющих на предполагаемые аппаратные затраты С, требуемые для реализации устройства. В их качестве могут выступать:
ь ____
1) Число п = нейронов НП1(1) (і = [1, т ])
і=1
ь -слойной сети без учета 0-го слоя;
ь
2) Количество V = ТУ(і) ненулевых аппрок-
і=1
симирующих w и согласующих wc связей сети;
3) Аппаратные затраты Су на построение схемы управления сетью.
ЭТАП 6. На данном этапе осуществляется структурный синтез нейронов-преобразователей, входящих в состав ИНС-преобразователя. Методика структурного синтеза НП как операционного устройства [6] опирается на следующую последовательность стадий (действий), используемых в работе:
НП
Входы
/oo-
/х
f0-
Схема управления сетью
1-й слой
Память
1 нп\
{Nu,,} ^
~ГГТТ
j Чт 4? Память
(1)
х
1/2к
¥>
1
+
+
г(1)
2-й слой
1/2к
/,
—^
нп,
(2)
<?2
NVО-К
X Выход
X + 1 Ny.
1
Рис. 3. Структура многотактного ИНС-преобразователя «частота - код» в виде АЦ-нейросети
1) Задание переменных и декомпозиция структурной модели ИНС-преобразователя в виде элементарных нейронов-преобразователей (НП).
2) Получение функциональных моделей НП в виде совокупности нейросетевых операций как основы выявления функции преобразования НП и перехода к построению структурной схемы НП как операционного устройства.
3) Реализация отдельных нейроопераций полученной в п. 2 совокупности с помощью типовых узлов ВТ. При этом каждой операции соответствует специфический узел (например, регистр, счетчик, сумматор, схема сравнения и др.).
4) Построение логической схемы НП путем конфигурирования (соединения) отдельных узлов ВТ в соответствии с совокупностью нейроопераций функциональной модели НП.
Для рассматриваемого ИНС-преобразователя (см. рис. 3) функциональная модель элементарного
НП1(1) «код - временной интервал», выполняющего функцию преобразования (5), описывается следующей совокупностью нейроопераций:
Ц если 0 £ О} £ х*;
у 0'Ту / т;}) = Г }
10 иначе,
О, = х* + Уa0(lTx)-У ß0(vTNb ),
(9)
(10)
(11)
(12)
a(iTx) = у (jt / 70) • X/x (lTx),
ßo(vTNb 1 j) = у(j{t /7})• xh(vTNb 1 j), j = 1, 2, 3,...; l = 1, 2, 3,...,s1; v = 1, 2, 3,...,s2,
s = Ent{ry / Tx}, S2 = Ent{t/ TNb 1 j}.
В данной модели применяются следующие переменные:
у(j{ty /т1}) - поток формируемых НП(1) прямоугольных импульсов длительностью ту = т^ , следующих с периодом 7 : сигнал у(j{ty / T1}) обра-
зуется в соответствии с импульсной пороговой ФА (9), в которой порог задается кодом 0* =0;
О у - накапливаемая в у -м такте сумма, которая формируется суммирующе-вычитающим устройством с предустановкой в момент t = уТ1 преобразуемого кода х* = ;
а0(1Тх) и Д)СТЙ1 ) - последовательности единичных импульсов (битов) в потоках х/ (1ТХ) и х^ (уТ^ ), поступающих за время ту = т^ на входы НП с периодами т = 1//х и ТцЬ 1, = 1//цЬ 1.;
s1 из2 - число импульсов в последовательностях а0(1Тх) и Ь0(уТи ). Чтобы исключить воз-
Ь1}
можность «наложения» суммируемых (или вычитаемых) последовательностей друг на друга, необходимо синхронизировать сигналы /х и /0 .
Для построения логической схемы НП циклического типа на базе типовых узлов ВТ необходимо построить содержательный и закодированный графы [6], описывающие последовательность работы схемы НП (как операционного устройства) с помощью последовательности операций, выполняемых определенными узлами. Не составляя содержательного графа работы НП1(1), следует отметить, что получение суммы (10) потоков единичных импульсов (битов) (11) и (12) реализуется на основе реверсивного счетчика С1, выполняющего операции счета
С1:= С1+1 и С1:= С1-1. Функция активации (9) реализуется с использованием одноразрядного регистра ^(1), а также сигнала заема р_ = 1, снимаемого с осведомительного выхода счетчика С1 в момент, когда содержимое С1 <0. При этом
^(1)= У(}{ту /Т1}). Операции (11) и (12) выполняются посредством логических схем «И» как одноразрядных комбинационных умножителей.
і=1
v=1
Аналогичным образом можно построить функциональную, а затем логическую схему НП^ «временной интервал - код» с функцией преобразования (8).
Достоинством методики синтеза схем НП является инвариантность проводимых действий 1-3 к элементной базе (в том числе на основе оптической и оптоэлектронной технологии, молекулярной, квантовой технологии и некоторых других [4]), на которой будет реализован проектируемый ФПИ, что предопределяет возможность формализации процедур разработки устройств нейросетевой обработки сигналов разнообразной физической природы.
Следует отметить, что синтез схем синаптических связей АЦ-нейросети также производится в соответствии с пп. 1-4, поскольку эти связи представляются в виде НП, выполняющих операции умножения. Так, в 1-м и 2-м слоях нейросети (см.
рис. 3) операции умножения /ы. = Ы^. /2к и
/!л- = Ыа1. /2к реализуются на основе квадратичного НП «код - частота», известного как двоичный умножитель (ДУ) [1].
ЭТАП 7. Построение логической (или структурной) схемы ИНС-преобразователя (этап 7) опирается на библиотеку схем элементарных НП и синаптических связей на основе типовых узлов ВТ. Так, например, конфигурация создаваемой логической схемы ФПИ (рис. 4) определяется топологией полученной ранее на этапе 4 аналого-цифровой нейросети (см. рис. 3) как модели ИНС-преобразователя с учетом замены НП и синаптических связей на логические схемы, реализующие их функции.
Представленная на рис. 4 логическая (структурная) схема многотактного ИНС-преобразователя «частота - код» строится с использованием структурной модели нейросекции (см. рис. 3).
Нейрон-преобразователь НП^) как элементарный НП Ы ®т реализуется на основе реверсивного счетчика С1, одноразрядного регистра Р(1) и логических схем И1 и И2. Нейрон-преобразователь
НП1(2) сочетает в себе три вида элементарных НП: НП «временной интервал - число импульсов» (схемы И3 и И4 ), нейрон-сумматор число-импульсных последовательностей (схема ИЛИ1) и НП «число импульсов - код» (счетчик С2) [11]. Неединичные синаптические связи (ДУ1 и ДУ2) реализуются с использованием НП «код - частота» на основе двоичного умножителя.
Все операции в многотактном ИНС-
преобразователе выполняются под управлением схемы управления сетью (СУС). Порядок операций задается объединенным содержательным графом
(рис. 5,а), а порядок управляющих сигналов д2, д1 и д3, вырабатываемых СУС, - объединенным закодированным графом (рис. 5,б). Объединенные графы
строятся на основе графов отдельных НП. Для графов характерна линейная последовательность операторов, что позволяет обеспечить построение достаточно простых СУС в виде распределителя сигналов, содержащего счетчик и дешифратор. Запуск распределителя может производиться импульсами входных или (и) выходных последовательностей НП, например, следующих с периодом Т0 или Ту , и др.
С учетом двоичной логики формирования вре-мя-импульсных сигналов прямоугольной формы целесообразно с помощью логической переменной Ту(1) ={0, 1} описывать изменение ту1) в пределах Т1:
(1) = 1 при 0 < ї < ГУ1 и ~(1) = 0 при г® < ї < Т,
У і У і У і У г 1
При выполнении условия Р(1)=0 (или г® =0) в
У]
НП[) формируется внутренний управляющий сигнал ру. (см. закодированный граф, рис. 5,б) на основе
сигнала заема р_ счетчика С1, т.е. ру. = р_ . Когда
значение С1 <0, сигнал р_ =1 осуществляет сброс регистра Р(1). Установка Р(1) в «1» производится сигналом одновременно с загрузкой в С1 кода
Ис. и началом формирования НП® временного
интервала . Таким образом, значение Р(1)= ~,(1).
Схема СУС на рис. 4 не раскрывается.
Сравнение структур ФПИ, полученных с использованием предложенной процедуры, показывает, что они схожи со схемами известных ФПИ [7], построенных эвристическим путем. Это говорит о верности положений синтеза.
Загрузка: N
т
2 f j = \,2 ,,т ^
Съем: N ® Чз
—y_mm
d
d
а)
б)
Рис. 5. Объединенный содержательный (а) и закодированный (б) графы
ЭТАП 8. На данном этапе производится анализ технических характеристик построенной схемы устройства для оценки его погрешности преобразования, быстродействия и аппаратных затрат на реализацию. Указанные оценки могут быть получены на основе эквивалентных схем учета инструментальных погрешностей ИНС-преобразователя, с помощью которых формируются аналитические выражения, связывающие выбираемую разрядность опера-
ционных узлов преобразователя с заданным временем Тпр и погрешностью 8про преобразования.
Заключение
1. Разработана укрупненная процедура позволяющая упорядочить создание новых структур устройства преобразования от этапа постановки задачи до его аппаратной реализации.
2. Предложено формирование структурной модели ИНС-преобразователя в виде АЦ-нейросети, оперирующей с разнообразными формами представления машинных переменных и использующей в качестве компонентов сети нейроны-преобразователи (НП) и аналого-цифровые синаптические связи.
3. Применение нейросетевых технологий переводит трудоемкий процесс разработки ФПИ в сферу формализованного синтеза устройства преобразования формы информации, позволяя сократить сроки и затраты на его проектирование.
Работа выполнена при финансовой поддержке Министерства образования и науки РФ и Российского Фонда фундаментальных исследований РАН.
Литература
1. Локтюхин В.Н., Челебаев С.В. Нейросетевые преобразователи импульсно-аналоговой информации: организация, синтез, реализация/ под общей ред. А.И. Галушкина. - М.: Горячая линия-Телеком, 2007. - 144 с.
2. David W. Tank, John J. Hopfield. Simple "neural" optimization networks: an A/D converter, signal decision circuit and a linear programming circuit // IEEE Circuit and Systems, vol. CAS-33, May 1986, pp. 533-541.
3. Комарцова Л.Г., Максимов А.В. Нейрокомпьютеры: учеб. пособие для вузов. - 2-е изд., перераб. и доп. - М.: Изд-во МГТУ им. Н.Э. Баумана, 2004. - 400 с.
4. Галушкин А.И. Нейронные сети: основы теории. - М.: Горячая линия-Телеком, 2010. - 496 с.
5. Головко В.А. Нейронные сети: обучение, организация и применение. Кн. 4: учеб. пособие для вузов / общая ред. А.И. Галушкина. - М.: ИПРЖР, 2001. - 256 с.
6. Майоров С.А., Новиков Г.И. Принципы организации цифровых машин. - Л.: «Машиностроение» (Ле-нингр. отд-ние), 1974. - 432 с.
7. Смолов В.Б., Угрюмов Е.П., Артамонов А.Б. и др. Время-импульсные вычислительные устройства / под ред. В.Б. Смолова, Е.П. Угрюмова. - М.: Радио и связь, 1983. - 288 с.
Рязанский государственный радиотехнический университет
INFORMATION NEURONETWORK CONVERTERS STRUCTURAL SYNTHESIS PROCEDURE FOR COARSE-GRAINED LEVEL OF THE DESCRIPTION
V.N. Loktiuckin, A.V. Antonenko, S.V. Chelebaev
The enlarged procedure and the maintenance of the neuronetwork converters synthesis stages intended for information form conversion operation execution (coding, decoding) with simultaneous reproduction of the functional dependences is considered. The developed converter structure is represented in the form of the analog-to-digital neuronet using as processor elements neurons transformers for carrying out synthesis
Key words: synthesis procedure, analog-to-digital neuronet, neurosection, neuron-converter, operational device
