CC BY
197
УДК 621.382.2
ПРОХОДНОЙ ЭЛЕМЕНТ ЛИНЕЙНОГО СТАБИЛИЗАТОРА НАПРЯЖЕНИЯ
Е.Д. Алперин, А.В. Белявцев, В.П. Крюков, И.А. Суров, К.А. Суров
Представлены результаты моделирования проходных элементов линейного стабилизатора напряжения с малым падением напряжения, выполненного по технологии БіСБМОБ. Проведено сравнение полученных характеристик и температурная зависимость падения напряжения проходного элемента
Ключевые слова: проходной элемент, линейный стабилизатор, малое падение напряжение, БіСБМОБ
Интегральные стабилизаторы напряжения являются неотъемлемой частью современной радиоэлектронной аппаратуры. Ввиду портативности, которой перед разработчиками источников питания стоит задача максимального снижения потерь на всех элементах схемы. Это легко достигается использованием импульсных стабилизаторов. Они обеспечивают высокий КПД, но при этом создают на выходе помехи с частотой коммутации, и по этой причине малопригодны для питания чувствительных к пульсациям схем (кварцевых генераторов и т.п.). Линейные стабилизаторы (с непрерывным регулированием) напротив, обладают меньшим КПД и отсутствием пульсаций. Они всегда работают с понижением напряжения и подразделяются на обычные стабилизаторы и стабилизаторы с малыми потерями (ЬБО). [1] Обычные стабилизаторы обладают низким КПД вследствие потерь на проходном (регулирующем) элементе (ПЭ), и редко используются в аппаратуре с батарейным питанием, в отличии от ЬБО. В зависимости от типа ПЭ, можно получить разные напряжения падения на ПЭ, а соответственно и КПД. По этой причине необходимо произвести сравнение данных типов ПЭ для определения падения напряжения на них, при изготовлении по технологии, доступной на сегодняшний день.
а) Схема Дарлингтона б) Составной п-р-п в) Биполярный р-п-р
VD0 VD0
—ГЇГ II!
г~ VSAT VGS Til 1“
г) Полевой p-MOS д) Составной n-MOS
Рис. 1. Основные типы проходных элементов линейных стабилизаторов
Алперин Евгений Данилович - ВГТУ, канд. техн. наук, доцент, тел. (473) 243-77-65
Белявцев Андрей Владимирович - НИИЭТ, инженер, тел. (473) 226-29-37
Крюков Валерий Петрович - НИИЭТ, канд. техн. наук, начальник отделения, тел. (473) 232-02-72 Суров Илья Александрович - НИИЭТ, инженер, тел. (473) 226-29-37
Суров Константин Александрович - ВГТУ, аспирант, тел. (473) 243-77-03
На рис. 1 представлены наиболее часто используемые на практике пять типов проходных элементов: схема Дарлингтона, составной n-p-n, биполярный p-n-p, полевой p-MOS и составной n-MOS. [1]
Для обеспечения нормальной работы стабилизатора с ПЭ по схеме Дарлингтона (рис. 1 а) разность напряжений на его входе и выходе должна быть не менее 1,6 В, в то время как для LDO эта величина не должна превышать 500 мВ. [1]
V(dropout) = VCE (sat) + 2VBE = 1,6 ~ 2,5 B (1)
Для составного n-p-n ПЭ (рис. 1 б) напряжение на базе n-p-n транзистора должно быть всегда выше, чем на его эмиттере. При большой разнице входного и выходного напряжений проблем не возникает. Однако, когда величина входного напряжения приближается к выходному, то минимальное значение разности напряжения должно быть не менее 0,9 В.
V(dropout) = VCE (sat) + VBE - 0,9 B (2)
Важное преимущество стабилизаторов с p-n-p ПЭ (рис. 1 в) - минимальное падение напряжения по сравнению с любыми другими схемами.
V(dropout) = VCE(sat) = 0,15 ~ 0,4 B (3)
Если использовать транзистор с большим коэффициентом усиления, возможно снизить падение напряжения до 150 мВ при токе 100 мА. Однако в таких схемах базовый ток не течет через нагрузку, а входит в состав статического тока, ухудшая КПД стабилизатора.
Стабилизаторы с p-MOS ПЭ (рис. 1 г) имеют минимальное падение напряжения среди всех ПЭ, величина которого зависит только от сопротивления транзистора в открытом состоянии Ron и тока нагрузки. При небольших нагрузках величина V(dropout) может составлять всего несколько мВ, при максимальной - не более 300 мВ.
V(dropout) = !oRON = 35 ~ 350 mB (4)
Стабилизаторы на составных n-MOS ПЭ (рис. 1 д) также обеспечивают минимальное падение напряжения, однако для их нормальной работы необходим дополнительный источник смещения, который обычно выполняют на коммутируемых конденсаторах.
Сравнивая все пять типов ПЭ можно отметить, что стабилизаторы с проходными транзисторами p-типа (p-n-p и p-MOS) имеют лучшие характеристики по падению напряжения, но склонны к самовозбуждению, чувствительны к параметрам конденсатора
на выходе (емкости и эквивалентному последовательному сопротивлению ESR). Стабилизаторы с проходными элементами n-типа (n-p-n, n-MOS и n-DMOS) обладают высокой устойчивостью, способны работать с любыми конденсаторами на выходе, однако у n-p-n стабилизаторов недопустимо велико падение напряжения, в то время как для n-MOS требуется дополнительный источник смещения проходных транзисторов.
Для дальнейшего рассмотрения выберем p-n-p транзистор, из-за минимального падения напряжения на нём и лучшей работы при низких напряжениях, а также высокой распространённости в качестве ПЭ линейного стабилизатора напряжения с малым падением напряжения.
Большинство процессов не позволяют создавать изолированных вертикальных p-n-p транзисторов, и поэтому редко создаются устройства способные управлять значительной мощностью. Поэтому есть два кандидата на роль силовых p-n-p транзисторов - это подложечный p-n-p транзистор и латеральный (горизонтальный, боковой) p-n-p транзистор. Оба этих устройства имеют значительные ограничения, что предотвращает их широкое использование в качестве силовых устройств. [2]
Подложечный p-n-p транзистор обычно неспособен пропустить более чем несколько десятков миллиампер без отсутствия смещения через контакт к подложке. Это затруднение можно обойти подключением тыльной стороны кристалла, используя проводящее соединение. Проводящее эпоксидное соединение обычно считается неудовлетворительным для этой цели, а золотая эвтектическая связь или лужёная основа должны выполняться при этом с достижением прочного механического и электрического контакта к тыльной стороне кристалла. Монтажная площадка должна быть затем подключена к выводу корпуса, любым доступным способом. Подложечные p-n-p транзисторы имеют ограниченную функциональность из-за подключения к земле их коллекторов. Этот способ подключения редко используется в схемотехнике, и не способствует распространению силовых p-n-p транзисторов.
Латеральные p-n-p транзисторы формируют недостаточно мощное устройство, так как они не могут пропустить высокую плотность тока. Эмиттер латерального p-n-p транзистора не может быть увеличен в размерах без существенного ухудшения в устройства (в - коэффициент усиления по току), итак типовой силовой латеральный p-n-p транзистор использует многочисленные эмиттеры с минимальной геометрией расположенные в узлах квадратной (рис. 2 а) или шестиугольной (рис. 2 б) сетки. Топология при упорядочивании эмиттеров в шестиугольную сетку отображает несущественное уплотнение по сравнению с квадратной сеткой. Большинство латеральных p-n-p транзисторов высокой мощности используют непрерывное кольцо глубокого N+ по границе транзистора для контакта к NBL (скрытый N слой). Это кольцо глубокого N+ служит не только как контакт к NBL, но также как защитное кольцо с ямочной блокировкой, что минимизирует
инжекцию подложки в случае насыщения транзистора.
(а) (б)
Рис. 2. Основные рисунки часто используемых топологий силовых латеральных p-n-p транзисторов с расположением эмиттеров в узлах квадратной (а) и шестиугольной (б)сетки
Типичный латеральный p-n-p транзистор с минимальным эмиттером может пропустить только несколько сотен микроампер до того как высокий уровень инжекции в малопримесной базе приведёт к началу ухудшения р. Одиночный эмиттер минимального размера не может пропустить более чем
0,25 - 1 мА при ухудшении в до недопустимого уровня. Поэтому силовой латеральный p-n-p транзистор содержит много сотен отдельных эмиттеров. Увеличение таких устройств редко приводит к пропорциональному усилению коллекторного тока.
Высокий ток латеральных p-n-p транзисторов приводит к спаду в что приводит к ненамеренной стабилизации. Если любая часть транзистора начинает проводить излишне большой ток, тогда его в будет быстро ухудшаться, то есть не формируется опасной плотности тока в месте перегрева или фокусировки тока. Подобным образом низкая плотность тока латерального транзистора делает очень сложным разрушение его через перегрев.
Силовые латеральные p-n-p транзисторы широко использовались в 1970-х и 1980-х годах для построения стабилизаторов с низким падением напряжения. LDO на p-n-p ПЭ демонстрируют очень нежелательный рост в обратном токе земли при малой разнице напряжений между входом и выходом. Эффект, соответствующий насыщению p-n-p приводит к росту тока базы. Новое поколение LDO стабилизаторов основанных на p-MOS транзисторах создано в 1990-х г. Эти стабилизаторы показывают низкие токи земли для всех разниц напряжений. Однако LDO стабилизаторы на латеральных p-n-p по-прежнему удерживают одно из главных преимуществ их противников p-MOS: латеральные p-n-p транзисторы сохраняют высокий выходной импеданс вплоть до очень низкого напряжения между коллектором и эмиттером, тогда как p-MOS показывает строгое ухудшение выходного импеданса при этих условиях. Из-за этого ограничения силовые латеральные p-n-p транзисторы и сегодня по-прежнему находят применение в LDO стабилизаторах. [2]
Рис. 3. Сравнение образцов среза стандартного латерального p-n-p (а) и латерального p-n-p с глубоким P+ (б)
Многие LDO стабилизаторы на p-n-p транзисторах старых поколений используют изменённый стандартный биполярный процесс, который объединяет специальную глубокую P+ диффузию и более сильное легирование чем в обычной диффузии (рис. 3). [2] Возрастание в легирующей примеси концентрации улучшает эффективность эмиттерной инжекции латерального p-n-p транзистора, тогда как заглублённый переход гарантирует что больший процент эмиттерной инжекции происходит с боковой стенки. Высокотоковая в латерального транзистора с глубоким P+ не спадает так быстро как у обычного латерального. Латеральный транзистор с глубоким P+ может поэтому работать при плотности тока в два или три раза большем чем у обычного латерального транзистора. Для транзистора с диаметром эмиттера 10 мкм, построенного с использованием глубокого P+, в уменьшается вдвое при величине тока в районе 200-500 мкА, по сравнению со 100-200 мкА для транзистора, построенного исключительно на обычной диффузии. Несмотря на то, что это рост может казаться сравнительно маленьким, но при этом перенос происходит непосредственно в области устройства.
Нами был выбран технологический процесс SMOS8MV. Не последнюю роль в выборе сыграл диапазон пробивных напряжений используемых элементов, и обилие номенклатуры элементов. На рис. 4 приведён срез исследуемого p-n-p транзистора, изготовляемого по технологическому процессу SMOS8MV.
Проведём моделирование проходных элементов. Их характеристики во многом будут определятся технологическим процессом фабрики изготовителя кремниевой продукции. В результате моделирования проходных элементов, с использованием SPICE моделей (предоставленных фабрикой), получили представленные ниже графики, которые наглядно иллюстрируют зависимость падения напряжения на проходном элементе от входного напряжения, при задании одинакового тока протекающего через них.
Рис. 5. Зависимость падения напряжения на проходных элементах, выполненных на биполярном p-n-p транзисторе, составном n-p-n транзисторе, по схеме Дарлингтона, полевом p-MOS транзисторе, составном n-MOS транзисторе
Из рис. 5 видно подтверждение ранее сказанного. Среди данных типов проходных элементов p-n-p транзистор обладает минимальным падением на элементе, сравнимое с p-MOS и составным n-MOS элементами, простотой включения в схеме, а также топологическими размерами и низкой зависимостью напряжения падения на элементе от тока нагрузки.
Минимальная разница напряжений между входом и выходом схемы линейного стабилизатора напряжения (минимальным падением напряжения на ПЭ) в начале области регулирования называется падением напряжения (dropout voltage).
КПД LDO стабилизатора определяется статическим током и разностью входного и выходного напряжений.
кпд=-• IoV°
(l0 + Iq )i
100%
(5)
Рис. 4. Срез р-п-р транзистора типа РЫРУ, изготовляемого по технологическому процессу БМОБВМУ
Для повышения КПД снижают ток покоя Iq и
уменьшают падение напряжения на проходном транзисторе. С другой стороны, чем выше КПД, тем меньше рассеиваемая транзистором мощность. Таким образом, ток покоя и падение напряжения являются важнейшими параметрами LDO стабилизаторов.
На рис. 6 приведена зависимость падения напряжения на ПЭ при различных выходных напряжениях (2 В; 3,3 В; 5 В) в диапазоне температур. Как видно из графика, это величина соответствует типо-
вым значениям для проходного элемента, выполненного по биполярной технологии.
-40 25 125 Т,°С
Рис. 6. Зависимость падения напряжения в диапазоне температур
В ходе работы были проведены исследования проходных элементов линейных стабилизаторов напряжения с малым падением напряжения, сделаны выводы об их достоинствах и недостатках.
Моделирование исследуемых ПЭ проводилось в САПР Cadence (ic 5.10) в среде моделирования Spectre (mmsim 6.1) с использованием набора разработчика, предоставленного для технологического процесса SMOS8MV.
Были предложены рекомендации по разработке топологии ПЭ, что должно облегчить их топологическую реализацию.
Для исследуемых ПЭ так же было проведено моделирование с паразитными параметрами в среде Analog Envorement симулятором Spectre с использованием набора разработчика для технологического процесса SMOS8MV. Электрическая схема с паразитными параметрами извлекалась из топологии с использованием программы Assura и набором технологических правил проектирования предоставленных фабрикой. Результаты моделирования с паразитными параметрами не выявили существенного расхождения с данными, полученными при схемном моделировании, что подтверждает не только отла-женность данного технологического процесса, и предоставленного набора разработчика, но и малое взаимовлияние элементов, даже при размещении их на минимально допустимых расстояниях друг от друга.
Литература
1. Application Report SLVA072 “Technical Review of Low Dropout Voltage Regulator Operation and Performance”, Texas Instruments, August 1999.
2. Alan Hasting - The Art of Analog Layout; second edition; Publishing House of Electronics Industry; Beijing; 2006.
3. Cadence Design Tools. Version 6.0, 2003, 546 p.
4. Cadence Analog Design Environment User Guide. Product Version 5.0, 2003, 480 p.
Воронежский государственный технический университет Научно-исследовательский институт электронной техники, (г. Воронеж)
PASS ELEMENTS OF LINEAR VOLTAGE REGULATOR E.D. Alperin, A.V. Belyavtcev, V.P. Krukov, I.A. Surov, K.A. Surov
Results of modeling pass elements of low dropout linear voltage regulator building on BiCDMOS technology are summarized. Compare characteristics of pass elements, dependence dropout voltage of pass element versus temperature are implemented
Key words: pass element, linear regulator, low dropout voltage, BiCDMOS
