CC BY
45УДК 004.457
ПРОГРАММНО-АППАРАТНОЕ ОБЕСПЕЧЕНИЕ ЦЕПИ ГРАНИЧНОГО СКАНИРОВАНИЯ
ИНТЕРФЕЙСА JTAG
А. Ю. Логинов, Д. Г. Придачкин*, А. Л. Шустов
Российский федеральный ядерный центр - Всероссийский научно-исследовательский институт технической физики имени академика Е. И. Забабахина Российская Федерация, 456770, г. Снежинск, ул. Васильева, 13, а/я 245 *E-mail: [email protected]
Рассмотрена реализация программно-аппаратного обеспечения для диагностики и внутрисхемного программирования бортовых вычислительных устройств.
Ключевые слова: BSDL, JTAG, граничное сканирование.
SOFTWARE AND HARDWARE FOR JTAG BOUNDARY SCAN
A. Yu. Loginov, D. G. Pridachkin*, A. L. Shustov
Russian Federal Nuclear Centre - All-Russia Research Institute of Technical Physics named after academician E. I. Zababakhin P/b 245, 13, Vasilyeva Str., Snezhinsk, 456770, Russian Federation. *E-mail: [email protected]
The research focuses on realization of the hardware and software for diagnostic and in-system programming of onboard computing devices.
Keywords: BSDL, JTAG, boundary scan.
Применение в составе бортовых вычислительных устройств микросхем, содержащих интерфейс JTAG с цепью граничного сканирования (ГС), позволяет унифицировать программно-аппаратное обеспечение для диагностики качества сборки печатных плат и внутрисхемного программирования [1]. Целью работы являлась разработка программных и аппаратных средств для проверки бортовых вычислительных устройств и внутрисхемного программирования встраиваемого программного обеспечения.
В результате проведенной работы была разработана программа JTAG_FT2232D, предназначенная для работы с JTAG адаптером на базе микросхемы FT2232H(D) и позволяющая считывать и программировать ПЗУ, ОЗУ макетов бортовых ЭВМ через JTAG интерфейс. Внешний вид окна JTAG_FT2232D представлен на рис. 1. Описание цепи ГС загружаются в JTAG_FT2232D в виде BSDL-файла [2]. JTAG_FT2232D позволяет создавать алгоритмы чтения/записи для различных микросхем в соответствие с их включением в конкретном вычислительном устройстве. Указанные алгоритмы позволяют производить внутрисхемное тестирование кластера памяти методом ГС. В результате тестирования выявляются неисправности, возникшие при монтаже или в процессе отладки макета. На рис. 2 изображено окно редактирования алгоритма тестирования микросхем памяти.
Отработка программы проводилась на макетах бортовых вычислительных устройств: на основе однокристальной ЭВМ 5890ВЕ1Т, на основе процессора 5890ВМ1Т с системным контроллером EPF10K100ARI240-3N, на основе разрядно-модульной секции 1825ВС4У с блоком микропрограммного управления EPF10K70RC240-3N.
Подтверждена работоспособность программы с цепями ГС микросхемы однокристальной ЭВМ 5890ВЕ1Т и микросхем FPGA семейства Flex10K фирмы Altera. Практически проверены следующие функциональные возможности тестирования кластера памяти методом ГС: запись и чтение ПЗУ (1636РР2У, 1638РР1У), запись, чтение и определение объема ОЗУ (1645РУ3У, 1645РУ4У, 1658РУ1У, 1620РУ6У).
Для работы с программой JTAG_FT2232D под операционной системой Windows XP или Windows 7 необходимо следующее программное обеспечение: драйвер FTDIChip CDM Drivers, пакет .NET Framework 3.0, библиотеки FTCJTAG.dll 3.1.7.1 и FTD2XX.dll 2.0.0.1 [3]. Аппаратной составляющей служит JTAG адаптер на основе FT2232H Mini Module [4].
Разработанное программное обеспечение обеспечивает диагностику и внутрисхемное программирование вычислительных устройств с интерфейсом JTAG и получено свидетельство о государственной регистрации [5].
Программные средства и информационные технологии
I JTAG FT2232D
Файл Правка
Адрес 0 12 3
1001а4 BFC00710 BFC00718 248400С0 04110080
1001а8 00000000 1000001Е 00000000 0BF001AB
lOOlac 00000000 0BF001AD 00000000 0BF001AF
lOOlbO 00000000 0BF001B1 00000000 0BF001B3
1001Ь4 00000000 0BF001B5 00000000 0BF001B7
1001Ь8 lOOlbc lOOlcO 1001с4 lOOlcS lOOlcc
00000000 24040108 00000000 0BF001C4 3C1AA000 AF4 0 0 0BC
24040100 10 0 0FFE9 24040128 00000000 375А0200 40086000
1000FFEC 00000000 1000FFE4 0BF001C6 24080001 ЗС092000
00000000 0BF001BF 00000000 00000000 10000001 01094024
(MF4900CC
0x2409FFC0
0x40ClA6800
Ox400A1S00
0x40086000
OwE 7410104
0xE747011C
0xE74D01 34
OwE 753014C
OwE 75Э0164
0xE75F017C
0x00000000
Верификация
Верификация
ОхЗСЮАООО 0x37BD1ООО 0w03E 00008 OwOOOOOOOO 0w40086000
0x00085082 0x314A000F 0x01084024 0w01 QA4025 0w40087000
0kAF480084 0iAF480080 0>AF4A008C 0x40082000 0x40034000
0w\F480090 0xAF49008S 0wAF4A00D0 0w03E 00008 OwOOOOOOOO
0хЗС092000 0x01094024 0x11000025 OwOOOOOOOO OwE7400100
ОкЕ7420108 OxE74301 ОС OwE7440110 OwE7450114 0wE7460118
ОкЕ7480120 OxE7480124 0wE74A0128 OxE748012C 0xE74C0130
0хЕ74Е0138 0xE74F01ЗС OwE7500140 OwE7510144 OwE7520148
ОхЕ7540150 OxE7550154 OwE7560158 OwE757015C OwE7580160
0хЕ75А0168 OxE75В016C 0wE75C0170 0wE75D0174 0wE75E0178
0x44480000 0x4448F800 0wAF4800EC 0wAF4800F0 ОхОЗЕ 00008
записи ПЗУ
успешна.Ошибок не обнаружено.
Определение размера ОЗУ Доступный объём ОЗУ: 1024 Кслов Начат процесс записи в ОЗУ 1043575 слов..
Разное || ПЗУ | ОЗУ | Спец.О ЗУ |
Определить ОЗУ
Прочитать
Записать
Полная проверка
Адрес О Количество 1
Слово abcdef
Read_From_RAM Check_RAMData
Выполнение Write 1о RAM 1%
EXTEST 238 слов/сек 00:49:30 I
Рис. 1. Окно программы ХТАО_ЕТ2232Б
Рис. 2. Окно редактирования алгоритма доступа к памяти
Библиографические ссылки
1. Галатенко В. А., Костюхин К. А., Шмырев Н. В. Развитие спецификаций JTAG для отладки аппаратного и программного обеспечения // Программные продукты и системы. 2010, № 4. C. 3-8.
2. Городецкий А. Введение в технологии JTAG и DFT. Тестирование в технологиях граничного сканирования и тестопригодное проектирование. Saarbrucken : Palmarium Academic Publ., 2012. 298 c.
3. Application Note AN_110. Programmers Guide for High Speed FTCJTAG.DLL [Электронный ресурс]. URL: http://www.ftdichip.com/Support/FTDocuments.htm (дата обращения:15.03.2011).
4. USB Hi-Speed FT2232H Evaluation Module Datasheet [Электронный ресурс]. URL: http://www. ftdichip.com/Products/Modules/DevelopmentModules. htm# FT2232H_Mini (дата обращения: 15.03.2011).
5. Программа для работы с интерфейсом граничного сканирования (JTAG_FT2232D): Свид. о гос. рег. прогр. для ЭВМ № 2016660549. РФЯЦ-ВНИИТФ / А. Ю. Логинов, Д. Г. Придачкин, А. Л. Шустов ; за-явл. 18.07.2016 ; Рег. 16.09.2016.
References
1. Galatenko V. A., Kostyuhin K. A., Shmyrev N. V. [JTAG specification development for hardware and software debugging]. Programmnye produkty i sistemy [Program Products and Systems]. 2010, No. 4. Pp. 3-8. (In Russ.)
2. Gorodetskiy A. Vvedeniye v tehnologii JTAG i DFT. Testirovanie v tehnologiyah granitchnogo skaniro-vaniya i testoprigodnoe proektirovanie [JTAG and DFT technologies introduction. Boundary scan and design for test technologies testing]. Saarbrucken., Palmarium Academic Publ., 2012. 298 p.
3. Application Note AN_110. Programmers Guide for High Speed FTCJTAG.DLL. Available at: http:// www.ftdichip.com/Support/FTDocuments.htm (accessed: 15.03.2011).
4. USB Hi-Speed FT2232H Evaluation Module Datasheet. Available at: http://www.ftdichip.com/Products/ Modules/DevelopmentModules.htm#FT2232H_Mini (accessed: 15.03.2011).
5. Loginov A. Yu., Pridachkin D. G., Shustov A. L. Programma dlya raboty s interfeysom granichnogo skanirovaniya (JTAG_FT2232D) [Boundary scan interface program (JTAG_FT2232D)]. Certificate RF no. 2016660549, 2016.
© Логинов А. Ю., Придачкин Д. Г., Шустов А. Л., 2017
