CC BY
102Продолжение. Начало в № 4'2006
Проектирование на программируемых системах
на кристалле PSoC Cypress.
Часть 3. Аналоговая конфигурируемая периферия
Дмитрий КИЛОЧЕК
Dmitry.Kilochek@macrogroup.ru
Продолжая рассказ о программируемой системе на кристалле PSoC Cypress, рассмотрим конфигурируемую аналоговую периферию — ключевую особенность, выделяющую PSoC среди прочих систем на кристалле и микроконтроллеров.
Порт7 Портб Порт5 Порт4 ПортЗ Порт2 Порт1
ПортО Аналог.
Глобальныфе цифровые связи
Ядро PSoC
Глобальные аналоговые связи
Контр.
прерыв
Контрольная ROM (SROM)
Flash-пэмять
Процессорное ядро М8С
Главный RC-генератор 24 МГц
32 Кгц RC-генератор
Sleep & Watchdog
ФАПЧ (PLL)
32768 Гц кварц, генератор
Источники тактовых частот
Цифровая система
Массив цифровых блоков
РВВООЦ РВВОТЦ DBB02IIРВВ03І
РВВ10||РВВ1І1|РВВ12||РВВЇЗ|
РВВ20Ц РВВ211РВВ221| РВВ23|
РВВЗОЦ РВВЗ ill РВВ32IIРВВЗЗІ
4 цифровых ряда
Аналоговая система
Массив аналоговых блоков
4 аналоговых столбца
аналогов.
опорные
напряжен.
входные
мульти-
плексору
Системная шина
Такт.
частоты
Дециматор SAR
PORи LVP Сброс
Опорные
напряжен.
СистемHSbie ресурсы
10
аналогов.
мультипл
Рис. 1. Структурная схема PSoC
Аналоговая подсистема PSoC включает в себя:
• массив аналоговых блоков, окруженных линиями связи;
• мультиплексоры входных сигналов;
• систему аналогового интерфейса;
• ускоритель операции последовательного приближения;
• источник опорных напряжений для аналоговых схем.
Благодаря конфигурируемым аналоговым блокам, их комбинации или комбинации аналоговых и цифровых блоков становится возможным создание внутри микросхемы PSoC следующих функций:
• дельта-сигма АЦП;
• АЦП последовательного приближения;
• интегрирующий АЦП;
• ЦАП;
• программируемый усилитель;
• аналоговый компаратор;
• детектор нуля;
• выборка-хранение;
• ФНЧ;
• полосовой фильтр;
• заградительный фильтр;
• амплитудный модулятор и демодулятор;
• генератор синусоиды;
• детектор синусоидального сигнала;
• детектирование боковых частот (Sideband Detection);
• удаление боковых частот (Sideband Stripping);
• температурный датчик;
• аудиовыход;
• DTMF-генератор;
• FSK-модулятор;
• встроенный модем.
Большинство этих функций доступны в виде готовых модулей в библиотеке среды проектирования PSoC Designer, остальные фирма Cypress обещает добавить в будущем. Однако благодаря достаточно развитой системе коммутации внутри кристалла, а также
тому, что аналоговую периферию можно конфигурировать вручную, перечень реализуемых функций может быть расширен самим пользователем.
Архитектура аналоговых блоков может быть различной в разных сериях PSoC. Наи-
более функционально развитые блоки одинаковой структуры присутствуют в 29-й, 27-й, 24-й и 22-й сериях PSoC, поэтому в данной статье они и будут рассмотрены. Архитектура этих серий идентична (рис. 1), фактически разница между ними заключается
Рис. 2. Аналоговый блок с матрицей резисторов
в количестве аналоговых блоков, а также объемах флэш-памяти и ОЗУ.
Информацию об архитектуре аналоговых блоков с ограниченной функциональностью, присутствующих в других сериях PSoC, можно легко получить из технического описания [1].
В указанных сериях аналоговые блоки архитектурно разделены на три типа (рис. 2, 6, 7). Первый тип — блок, построенный на базе операционного усилителя с программируемой матрицей резисторов в обратных связях (Continuous Time PSoC Block — CT). Два других построены на базе операционного усилителя и переключаемых конденсаторов (Switched Capacitor PSoC Block — SC) — блоки типа C и D.
Аналоговые блоки построены на базе операционных усилителей. Эти усилители работают с сигналами с размахом, равным напряжению питания (rail-to-rail) и имеют небольшое напряжение смещения и уровень шумов. Путь прохождения сигнала внутри блока определяется внутренними мультиплексорами, которые управляются доступными процессору конфигурационными регистрами.
Каждый аналоговый блок имеет три основных выходных шины:
1. Аналоговая выходная шина (ABUS), которая является общей для всех блоков одного столбца. Сигнал с аналоговой шины может быть выдан во внешний мир через выходной буфер.
2. Шина компаратора (CBUS), которая является цифровой шиной и также разделяется между блоками одного столбца.
3. Локальная выходная шина (OUT), которая соединяет блок с соседними блоками. Блок CT (рис. 2) имеет две дополнительные локальные шины — GOUT и LOUT, связанные с работой блока в режиме усиления/ подавления. Эти шины соединяются, соответственно, с входами GIN/LIN соседнего блока CT.
Благодаря присутствующему в схеме блока СТ мультиплексору TestMux возможно выдавать через аналоговую выходную шину ABUS во внешний мир внутренние опорные напряжения RefHi и RefLo, а также аналоговую «землю» AGND. Этим мультиплексором, а также триггером-защелкой на выходе компаратора и потребляемой блоком мощностью управляет регистр ACBxxCR2.
За входные мультиплексоры на инвертирующем и неинвертирующем входах ОУ (NMux и PMux соответственно), а также за подключение к глобальной аналоговой шине и шине компаратора отвечает регистр ACBxxCR1.
Подключение матрицы резисторов определяется мультиплексорами RTopMux, RBotMux и RTapMux и Gain (управляются регистром ACBxxCR0). Благодаря этому блок может работать как не инвертирующий и как инвертирующий усилитель с программируемым коэффициентом усиления (от 0,062 до 48), ком-
паратор с программируемым порогом, инструментальный усилитель (при объединении двух блоков). Матрица резисторов представляет собой подключенные последовательно резисторы сопротивлением 12,2 кОм.
Блок СТ содержит дополнительный маломощный компаратор, соединенный с теми же входами и выходами, что и основной операционный усилитель. Этот компаратор может использоваться для формирования цифрового сигнала сравнения в режимах пониженного потребления, когда основной усилитель выключен. Для управления маломощным компаратором, а также для формирования схемы инструментального усилителя и дополнительного управления матрицей резисторов служит ACBxxCR3.
Рис. 3. Схема замещения, построенная на переключаемых конденсаторах
Прежде чем приступать крассмотрению аналоговых блоков БС, надо сказать несколько слов о работе схем, построенных на переключаемых конденсаторах. Основная идея таких схем заключается в том, чтобы заменить резисторы в электрической цепи на эквивалентные схемы, содержащие конденсатор и управляемые ключи (рис. 3), при этом непрерывный перенос заряда заменяется дискретным.
В качестве примера можно привести замещение классической схемы инвертирующе-
Рис. 4. Пример замещения инвертирующего усилителя на базе ОУ схемой на переключаемых конденсаторах
ф.,*АійоЕего
Рис. 7. Аналоговый блок на переключаемых конденсаторах (тип D)
го усилителя на базе ОУ схемой на переключаемых конденсаторах, реализованной в блоке РБоС (рис. 4).
Для работы таких схем требуются управляющие частоты ф1 и ф2, которые контролируют перенос заряда, то заряжая конденсатор, то разряжая его через управляемые ключи. Таким образом, протекающий ток зависит от емкости конденсатора и от частоты переключения ключей. На частоты ф1 и ф2 накладываются жесткие ограничения — эти частоты не должны перекрываться во избежание короткого замыкания; управляемый ключ должен успеть полностью открыться, прежде чем будет закрыт ключ, управляемый противоположной частотой; конденсатор должен успевать полностью заряжаться и разряжаться. Частоты ф1 и ф2 формируются для каждого столбца аналоговых блоков (1 блок СТ и 2 блока БС) из общей для столбца входной тактовой частоты, выбираемой разработчиком (рис. 5).
Схемы на переключаемых конденсаторах лучше подходят для интегрального исполнения, поскольку в качестве конденсатора может выступать, например, подзатворная емкость транзистора или емкость р-п-перехода. К тому же, для работы этих схем важны не абсолютные значения емкостей конденсаторов, а отношения между ними. Так как в рамках технологического процесса легко получить одинаковые по характеристикам элементы, то в качестве конденсатора выступает массив из однотипных элементов с возможностью коммутации. Емкость каждого такого единичного элемента в аналоговом блоке РБоС составляет 80 фФ.
Блок на переключаемых конденсаторах (рис. 6, 7) содержит четыре конфигурируемых массива конденсаторов — массивы АСар, ВСар, ССар и БСар. Массивы АСар и ВСар предназначены для формирования входных путей. Массив ССар является входным для блока типа С и выходным для блока типа Б (в этом случае он служит для формирования обратной связи при объединении блоков С и Б). Четвертый массив, массив БСар, предназначен для формирования обратной связи. Благодаря коммутации каждый из присутствующих в аналоговом блоке массивов может представлять собой конденсатор емкостью от 0 до 31 единицы. Исключением является массив БСар, емкость которого может быть 16 либо 32 единицы.
В БС-блоке присутствует также компаратор, который конвертирует выход операционного усилителя (относительно уровня аналоговой «земли») в цифровой сигнал.
Аналоговый блок на переключаемых конденсаторах позволяет реализовать дельта-сигма АЦП, АЦП последовательного приближения и интегрирующий АЦП, ЦАП. Объединение двух блоков типа С и Б позволяет реализовать двухполюсный биквадратный фильтр.
“Кшфигуьир аналогов зіе
уемые
входы
\аС10[1:0]/ \аС11[1:0]/ \аС12[1:0]/ \аС13[1:0]/
AC0L1MUX|
___j ___________X_______Мі .Сі
ACBOO -і ACB01 -і
ASC10 -
ASD20 -
ASD11 -
ASC21 -
I 1 столбец |
|ACOL2MUX
4*° I w
ACB02 -і ACB03
ASC12 -
ASD22 -
2 аналоговых столбца
ASD13 -
ASC23 -
t t
4 аналоговых столбца
Рис. 8. Входные аналоговые мультиплексоры
Аналоговый столбец
Блок с матрицей резисторов
СМ^> Latch------------^^-1»
__________] CBUS I
Пропуск, РНИ или PHI2 драйвері
Блок на переключаемых конденсаторах
CMF>---------- Latch ---------
PHI1 или PHI2
CBUS
драйвер
Блок на переключаемых конденсаторах
CMF>---------- Latch----------I ^
PHI1 или PHI2
CBUS
драйвер
I Данные I из DBB01 _
’ I Данные "j I Данные I Данные 1 I из DBB02 1 I из DBB11 1 I изОВВ12 1
INC SEL
Шина аналогового компаратора
Стробирование (используется для реализации ■егрирующего АЦП)
ицгегр
1^1
(DEC___CR0[5:4])
Latch
от столбца (i+1)
A LUT
I 1) регистр компаратора
| , r (ALT_CR0[7:0])
PHI2 BYPASS в столбце (і—1}
(CLDIS,CMP_CR1[7:4]) РН|2______
2) входы
цифровых
блоков
3) вход дециматора
Прерывание
AINT (CMP_CR0[1:0])
- Выход к ускорителю SAR
Рис. 9. Схема шины компараторов
Внутренними мультиплексорами блоков, ключами, настройкой массивов конденсаторов и потребляемой мощностью управляют регистры ASCxxCR[0..3] и ASDxxCR[0..3] для блоков С и D соответственно. Для выбора входа аналогового модулятора, присутствующего в блоке типа С, служат регистры А1№^0 иА1№^1.
Изменения в конфигурационных регистрах вызывают непосредственное изменение на выходе аналогового блока. Из-за разницы между тактовой частотой процессорного ядра и частотой, на которой работает блок, на выходе могут наблюдаться искажения.
Для того чтобы этого не происходило, используется механизм синхронизации, задерживающий операцию записи до возникновения внутреннего сигнала ф1. Управляется этот механизм битом SYNCEN в регистре ASY_CR.
Входные аналоговые мультиплексоры (рис. 8) соединяют контакты микросхемы со столбцами аналоговых блоков, а точнее с блоками типа СТ. Эти мультиплексоры представляют собой КМОП-ключи, сопротивление которых находится в районе 2 кОм. Как правило, в качестве входных аналоговых контактов выступают контакты порта Р0. Кроме того, четыре контакта порта Р2 (Р2.0-Р2.3) так-
же могут выступать в качестве аналоговых входов для блоков SC в крайних столбцах. Некоторые отдельные чипы (например, CY8C24794) имеют дополнительные аналоговые шины, благодаря которым в качестве входа может выступать практически любой контакт микросхемы.
Каждый аналоговый столбец имеет аналоговую шину ABUS, к которой может быть подключен выход одного из блоков. В свою очередь, аналоговые шины столбцов 0-3 могут быть подключены через управляемые буферы к контактам порта P0.3, P0.5, P0.4 и P0.2 соответственно. Управляются входные мультиплексоры регистрами AMX_IN и ABF_CR0. Регистр ABF_CR0 управляет также выходными буферами.
Каждый аналоговый столбец имеет выделенную шину компараторов (рис. 9), которая может быть подключена к выходу компаратора одного из блоков столбца. Выход шины компараторов может подсоединяться к входам цифровых блоков, может являться источником прерывания, либо источником данных для блока децимации. Состояние шины компаратора может быть также оценено процессором при чтении регистра CMP_CR0.
Сигнал на шине компараторов предварительно может быть сохранен в специальном регистре-защелке (Latch) — этим управляет регистр CMP_CR1. Шина компараторов может стробироваться выходом одного из цифровых блоков. Эта свойство используется для точного контроля периода интегрирования в интегрирующем АЦП. Выход шины компараторов может быть модифицирован или скомбинирован с другой шиной компараторов с помощью специальной таблицы преобразования (LUT). Перечень функций, реализуемых этой таблицей, приведен на рис. 10. Функцию задает регистр ALT_CR0.
Помимо показанной на рис. 9 схемы, шина CBUS может быть подключена к схеме ускорителя функции последовательного приближения (рис. 11). Алгоритм работы регистра последовательного приближения (Successive Approximation Register — SAR) представляет собой процедуру поиска такого кода, при цифро-аналоговом преобразовании ко-
LUT х[3:0] Oh: 0000: FALSE
1h: 0001: A .AND.В
2h: 0010: A.AND.B
3h: 0011: A
4h: 0100: A.AND.B
5h: 0101: В
6h: 0110: A.XOR.B
7h: 0111: A.OR.B
8h: 1000: A .NOR.B
9h: 1001: A.XNOR.B
Ah: 1010: В
Bh: 1011: A.OR.B
Ch: 1100: A
Dh: 1101: A.OR.B
Eh: 1110: A.NAND.B
Fh: 1111: TRUE
Рис. 10. Функции таблицы преобразования на шине компараторов
1 аналоговый столбец Vdd
Ref Ні в -аналоговые блоки
У
RD
Vss
AGND
(Vdd/2)
RefLo в ■ аналоговые блоки
Рис. 12. Источник опорных напряжений
торого полученное напряжение наилучшим образом соответствует измеряемому. Для реализации этого алгоритма требуется три блока — ЦАП, компаратор и программный или аппаратный автомат, осуществляющий поиск. Ускоритель функции SAR в PSoC представляет собой компромисс между полностью программной и полностью аппаратной реализациями.
В качестве DAC в этой схеме выступает массив переключаемых конденсаторов АСар, а в качестве регистра DAC — управляющий регистр ASxxxCR0. Для управления ускорителем функции SAR служит регистр ASY_CR, который определяет шину компараторов, к которой подсоединен данный блок, количество итераций поиска и полярность ком-
паратора. Роль процессора в данном случае сводится к выполнению операции чтения-записи в регистр ASxxxCR0 — такая последовательность запускает SAR-ускоритель для выполнения поиска очередного бита и подстройки значений АСар и ASign. Например, в качестве такой операции может выступать инструкция OR reg[ASxxxCR0],0, которая запускает ускоритель, но сама не влияет на содержимое регистра. Ускоритель функции SAR применяется в PSoC для создания ЦАП и АЦП последовательного приближения.
Блок источника опорных напряжений (рис. 12) предназначен для формирования аналоговой «земли» (AGND), а также опорных напряжений RefHi и RefLo, которые определяют диапазон аналого-цифрового и ци-
фро-аналогового преобразований. Все эти опорные напряжения подведены к каждому аналоговому блоку. Аналоговая «земля» дополнительно буферизуется внутри каждого блока.
Источником опорных напряжений управляет конфигурационный регистр ARF_CR. В таблице 1 приведены возможные варианты опорных напряжений. Напряжение Vbg (Vbаndgap) формируется специальным внутренним блоком источника стабилизированного напряжения, опирающимся на ширину запрещенной зоны полупроводника. Этот же блок формирует пропорциональное температуре напряжение, которое может быть использовано для измерения температуры. Данный температурный датчик подключен к одному из входов аналогового блока ASC21, однако для более-менее точного измерения требуется калибровка.
Кроме выбора вариантов опорных напряжений, регистр ARF_CR отвечает и за выдаваемую источником мощность. При этом должно строго соблюдаться условие: установки потребляемой мощности любого из аналоговых блоков не должны превышать установок мощности источника опорных напряжений. В таблице 2 приведены возможные настройки мощности источника опорных напряжений, а в таблице 3 — возможные настройки мощности для каждого отдельного аналогового блока.
В качестве примера работы с аналоговой периферией выполним очередной несложный проект на базе демоплаты из комплекта CY3210-MiniProg1. На этой плате установлен потенциометр, подключенный к контакту Р0[1]. Это позволяет подавать на вход PSoC напряжение в диапазоне от «земли» до напря-
Таблица 2. Возможные настройки мощности источника опорных напряжений
Биты PWR регистров ACBxxCR2, ASCxxCR3, ASDxxCR3 Бит HBE регистра ARF_CR') Потребляемый аналоговым блоком ток, мкА
01h (low) 0 150
01h (low) 1 300
10h (medium) 0 600
10h (medium) 1 1200
11h (high) 0 2400
11h (high) 1 4800
Таблица 3. Возможные настройки мощности для каждого отдельного аналогового блока
Биты PWR регистра ARF_CR Мощность источника опорного напряжения Блоки CT Блоки SC
000b | все выключено
001b низкая включены выключены
010b средняя включены выключены
011b высокая включены выключены
100b | все выключено
101b низкая включены включены
110b средняя включены включены
111b высокая включены включены
*) Бит HBE (High Bias Level) увеличивает потребляемую мощность всего аналогового массива вдвое.
Таблица 1. Возможные варианты опорных напряжений
REF[2:0] AGND RefHi RefLo Примечание
источник напряжение источник напряжение источник напряжение
000 Vdd/2 2,5; 1,65 В Vdd/2+Vbg 3,8; 2,95 В Vdd/2-Vbg 1,2; 0,35 В Vdd = 5 В; Vdd = 3,3 В
001 P2[4] P2[4]+P2[6] P2[4]-P2[6] Выбираются разработчиком
010 Vdd/2 2,5; 1,65 В Vdd 5,0 V 5,0; 3,3 В Vss 0,0; 0,0 В 5,0 V System
011 2xVbg 2,6 В 3*Vbg 3,9 В Vbg 1,3 В Только при Vdd = 5 В
100 2xVbg 2,6 В 2xVbg+P2[6] 2xVbg-P2[6] Выбираются разработчиком P2[6]<Vdd-2,6
101 P2[4] P2[4]+Vbg P2[4]-Vbg Выбираются разработчиком
110 Vbg 1,3 В 2xVbg 2,6 В Vss 0 В
111 1,6xVbg 2,08 В 3,2xVbg 4,16 В Vss 0 В Только при Vdd = 5 В
Рис. 13. Конфигурация аналоговой части
жения питания Vdd. Оцифруем сигнал с потенциометра и отобразим старшие четыре бита полученного цифрового кода на имеющихся на плате светодиодах.
Создадим новый проект [7, 8] в PSoC Designer и в режиме выбора модулей пользователя выберем простейший АЦП, занимающий один блок — SAR6. Кроме того, нам потребуется модуль программируемого усилителя PGA для того, чтобы передать сигнал от входного мультиплексора к АЦП. В редакторе связей расположим выбранные модули в одном аналоговом столбце. Автоматически модуль PGA расположится в блоке CT, поскольку реализован на его основе. Модуль SAR6 можно расположить в одном из двух других блоков SC. Соединим вход PGA с входным мультиплексором, который, в свою очередь, настроим на соединение с контактом 1 порта P0. Вход SAR6 соединим с выходом PGA. Если блоки SC и CT расположены рядом, то вход SAR6 можно соединить с выходом PGA напрямую, минуя выделенную аналоговую шину, в противном случае придется ее использовать. Коэффициент усиления PGA выберем равным 1, то есть в данном случае он будет выступать в роли буфера-повторителя. Конфигурация аналоговой части представлена на рис. 13. Контакты порта P2, управляющие светодиодами, переведем в режим Strong.
Далее необходимо задать глобальные параметры проекта. Настроим опорные напряжения как (Vdd/2)±(Vdd/2), установив параметр Ref Mux в соответствующее значение. Таким образом, напряжение аналоговой «земли» будет составлять Vdd/2, то есть 2,5 В при напряжении питания 5 В. Выберем среднюю мощность аналогового массива, установив в параметре Analog Power значение SC On/Ref Med. Этим мы ограничим потребляемую всем аналоговым массивом мощность, поэтому при запуске выбранных нами моду-
лей можем установить их мощность максимум в среднее значение. Внутренняя частота модуля SAR6 должна находиться в диапазоне от 33 до 333 кГц, поэтому максимальная частота тактирования блока не должна превышать 1,33 МГц. Выберем в качестве входной частоты сигнал 250 кГц, установив делители системной частоты следующим образом: V1 = 16 и V2 = 6. Оставим остальные глобальные параметры без изменений, сгенерируем шаблон проекта и перейдем в редактор программы.
В редакторе исходных текстов программы откроем файл main.asm и добавим в него вызовы API-функций для запуска выбранных нами блоков. Измененный текст представлен в листинге.
include «m8c.inc» include «memoiy.inc»
include «PSoCAPI.inc»
export _main _main:
; Insert your main assembly code here.
mov A, PGA_1_MEDPOWER ;установка мощности call PGA_1_Start ;запуск модуля
mov A, SAR6_1_MEDPOWER ;установка мощности call SAR6_1_Start
.loop:
call SAR6_1_cGetSample ;add A, 32
rrc A rrc A
mov reg[PRT2DR], A jmp .loop
При правильной работе светодиоды на контактах P2[3..0] будут отображать двоичные коды от -8 до 7. ■
Литература
1. PSoC Mixed Signal Array Technical Reference Manual (TRM). Version 2.10.
2. PSoC Designer IDE User Guide.
3. Assembly Language User Guide.
4. Dave Van Ess. AN2041. Understanding Switched Capacitor Analog Blocks.
5. Dave Van Ess. AN2168. Understanding Switched Capacitor Filters.
6. Onur Ozbek. AN2216. Estimating PSoC Power Consumption.
7. Килочек Д. Проектирование на программируемых системах на кристалле PSoC Cypress // Компоненты и технологии. 2006. № 4.
8. Килочек Д. Проектирование на программируемых системах на кристалле PSoC Cypress. Часть 2. Цифровая конфигурируемая периферия // Компоненты и технологии. 2006. № 6.
9. 6-Bit SAR ADC. CY8C29/27/24/22xxx Data Sheet.
10. Programmable Gain Amplifier. CY8C29/27/24/22/ xxx Data Sheet.
;запуск модуля
;получаем значение от АЦП ;в дополнительном коде ;если нужен результат ;в беззнаковом виде — добавляем ;смещение.
;сдвигаем, чтобы получить ;старшие 4 бита результата
part specific constants and macros Constants & macros for SMM/LMM and Compiler
PSoC API definitions for all User Modules
