CC BY
57
Незевак Владислав Леонидович
Омский государственный университет путей сообщения (ОмГУПС).
Маркса пр., д. 35, г. Омск, 644046, Российская Федерация.
Кандидат технических наук, старший научный сотрудник научно-исследовательской части, ОмГУПС.
Тел.: +7 (3812) 44-39-23.
E-mail: [email protected]
БИБЛИОГРАФИЧЕСКОЕ ОПИСАНИЕ СТАТЬИ
Черемисин, В. Т. Организация контроля предельных режимов работы тяговой сети в условиях скоростного и тяжеловесного движения [Текст] / В. Т. Черемисин, А. Л. Каштанов, В. Л. Незевак // Известия Транссиба / Омский гос. ун-т путей сообщения. - Омск. - 2017. - № 1 (29). - C. 83 - 90.
Nezevak Vladislav Leonidovich
Omsk State Transport University (OSTU). 35, Marx av., Omsk, 644046, Russia. Candidate of Technical Sciences, senior researcher of research sector, OSTU. Phone: (3812) 44-39-23. E-mail: [email protected]
BIBLIOGRAPHIC DESCRIPTION
Cheremisin V. T., Kashtanov A. L., Nezevak V. L. Organization of control limit operation mode traction network in the speed and heavy movement. Journal of Transsib Railway Studies, 2017, vol. 29, no. 1, pp. 83 -90 (In Russian).
УДК 656.256:004.382.7:004.415.2
Д. В. Борисенко, В. А. Осин
Омский государственный университет путей сообщения (ОмГУПС), г. Омск, Российская Федерация
ПРАКТИЧЕСКИЙ ПОДХОД К ИЗУЧЕНИЮ МИКРОПРОЦЕССОРНЫХ СИСТЕМ ИНТЕРВАЛЬНОГО РЕГУЛИРОВАНИЯ ДВИЖЕНИЯ ПОЕЗДОВ
Аннотация. В микропроцессорных системах интервального регулирования движения поездов основные функции реализованы за счет программного обеспечения. Применяемый в профильных учебных заведениях подход к подготовке специалистов в этой области, основанный на исследовании функций действующего оборудования, не является в полной мере эффективным. В этой статье мы предлагаем применить практический подход, подразумевающий самостоятельную разработку, реализацию и проверку студентами алгоритмов интервального регулирования движения поездов. Для этой цели мы предлагаем использовать специальный стенд. Его функциональная схема и некоторые результаты опытной разработки представлены в данной статье.
Ключевые слова: автоматическая блокировка, учебный стенд, светофор, рельсовая цепь, числовой код, генератор, дешифратор, микропроцессор.
Dmitry V. Borisenko, Viktor A. Osin
Omsk State Transport University (OSTU), Omsk, the Russian Federation
TEACHING AND LEARNING MICROPROCESSOR BLOCK SIGNALLING
SYSTEMS BY PRACTICE
Abstract. In microprocessor automatic block signalling (ABS) systems all the basic functionality is implemented in software. Current technique used by Russian educational organisations for training of engineering staff is solely based on functionality exploration of the microprocessor ABS equipment. We suggest that this approach is not sufficiently effective and could be improved. In our view, the improvement could be achieved by addition of extensive ABS algorithm development practice to the Railway Signalling Engineering curriculum. In this article, we present a prototype of a special microprocessor learning board, which supports development and debugging of various ABS algorithms. Along with the functional diagram, we give some technical details and present preliminary results of implementing and using this prototype.
Keywords: automatic block signalling, learning board, signal, track circuit, pulse code, transmitter, decoder, microprocessor.
Системы интервального регулирования движения поездов (СИРДП) предназначены для организации эффективного и безопасного движения поездов по перегонам между станциями. Различные модификации таких систем широко применяются во всем мире, в том числе и на железных дорогах Российской Федерации [1 - 4].
Современные тенденции в развитии СИРДП заключаются в применении автоматической блокировки на основе микропроцессорной элементной базы [2]. Это позволяет обеспечить улучшение технико-эксплуатационных и экономических показателей: повышение надежности, уменьшение времени восстановления после отказа, снижение затрат на обслуживание.
Однако темпы внедрения систем нового поколения невысоки. Это обусловлено традиционно высокой стоимостью, не позволяющей выполнить одновременную модернизацию СИРДП на достаточно протяженном участке железной дороги. Одной из причин низких типов внедрения систем нового поколения является традиционный консерватизм специалистов и руководителей, предпочитающих старые проверенные технические решения новым, пусть даже более эффективным. Важным фактором в сложившейся ситуации, на взгляд авторов, является отсутствие на предприятиях железнодорожного транспорта России достаточного количества квалифицированных технических специалистов в области микропроцессорных автоблокировок. В связи с этим следует рассмотреть специфику и проблемы изучения таких систем в профильных высших учебных заведениях.
Как правило, изучение микропроцессорных автоблокировок основано на курсе лабораторных работ. В качестве лабораторного обеспечения используется оборудование, аналогичное тому, что находится в настоящий момент в эксплуатации. Такой подход оправдан для релейных систем. В отличие от релейных СИРДП, где функциональность реализована путем электрического соединения базовых элементов, в микропроцессорных системах основные функции реализованы с помощью программного обеспечения, которое не доступно для изучения. Фактически, оборудование микропроцессорной автоблокировки рассматривается как «черный ящик», а суть лабораторных работ заключается в подтверждении заявленных функций и изучении схем подключения. При этом базовые принципы реализации функций автоблокировки микропроцессорными средствами остаются неизученными.
Существенное повышение эффективности образовательного процесса может быть достигнуто за счет применения специального лабораторного оборудования (стендов), адаптированного для изучения методов программной реализации функций автоблокировки. Принимая во внимание высокую стоимость, а зачастую недоступность и достаточно высокую сложность средств разработки и отладки программного обеспечения для действующих микропроцессорных автоблокировок, лабораторное оборудование предлагается изготавливать на основе микропроцессорных комплектов общего назначения или открытых образовательных микропроцессорных платформ.
Очевидной представляется типовая структура такого стенда. В качестве базового элемента стенда следует принять модель блок-участка, содержащую на достаточном уровне детализации все типовые элементы автоблокировки: рельсовую цепь, светофор, управляющую логику, интерфейс для обмена сигналами с соседними блок-участками. Кроме этого дополнительно должны быть предусмотрены средства для программирования управляющей логики (программатор). Обобщенная структурная схема модели блок-участка приведена на рисунке 1. Соединенные последовательно модели блок-участков образуют пригодную для обучения модель перегона, оборудованного автоблокировкой.
Процесс обучения предлагается организовать путем разработки и экспериментальной проверки следующих алгоритмов:
- интервального регулирования движения поездов;
- обнаружения поезда на блок-участке;
- взаимодействия сигнальных точек автоблокировки.
Следует отметить, что при реализации структуры, представленной на рисунке 1, потребуется проработка вопроса согласования управляющей логики с рельсовой цепью. Кроме то-
го, в зависимости от типа автоблокировки, реализуемой стендом, интерфейс для обмена сигналами с соседними блок-участками может быть выполнен в виде проводного соединения или путем подключения к рельсовой линии соседнего блок-участка.
Рисунок 1 - Обобщенная структурная схема модели блок-участка
С целью демонстрации изложенной выше концепции авторами принято решение применить ее для построения схемы стенда микропроцессорной числовой кодовой автоблокировки. Выбор типа автоблокировки обусловлен несколькими факторами: распространенностью на железных дорогах России и оригинальным принципом обмена информацией между соседними сигнальными точками, программная реализация которого представляет определенный академический интерес.
В числовой кодовой автоблокировке информация о показаниях светофора передается через рельсовую цепь в виде кодового сигнала. Короткое замыкание рельсовой цепи колесными парами поезда приводит к пропаданию в ней, на стороне приемника, кодового сигнала, что и позволяет зафиксировать въезд поезда на блок-участок. Подробно принципы построения числовой кодовой автоблокировки изложены в работах [2, 3].
Элементы обобщенной схемы на рисунке 1 подлежат уточнению. Один из вариантов уточненной схемы, которую можно считать функциональной, приведен на рисунке 2.
Рисунок 2 - Функциональная схема модели блок-участка числовой кодовой автоблокировки
Управляющую логику сигнальной точки целесообразно представить в виде двух взаимодействующих программируемых блоков: дешифратора и генератора числовых кодов. На ос-
нове расшифрованного дешифратором кода (или его отсутствия), принятого из рельсовой цепи блок-участка, осуществляется управление генератором, сигнал которого передается в рельсовую цепь предыдущего блок-участка.
Для программирования дешифратора и генератора применяются программатор и блок коммутации линий программирования. Такая конфигурация позволяет использовать один и тот же программатор для загрузки исполняемого программного кода как в генератор, так и в дешифратор. Это может быть продиктовано экономическими соображениями. С помощью блока интерфейсов программатор предлагается подключать к персональному компьютеру, на котором будет разрабатываться учебный исполняемый программный код генератора и дешифратора.
Блок индикации предназначен для отображения работы управляющей логики блок-участка. В нем целесообразно предусмотреть индикацию следующих параметров: сигнал, принимаемый из рельсовой цепи блок-участка; результат расшифровки дешифратором принятого сигнала; показание светофора; кодовый сигнал, выдаваемый генератором в рельсовую цепь предыдущего блок-участка.
Блок имитации рельсовой линии в соответствии со своим названием представляет собой упрощенную физическую модель, позволяющую имитировать короткое замыкание рельсов колесными парами проходящего поезда. Так как при подобном физическом моделировании значения электрических сигналов могут выходить далеко за пределы, установленные для элементной базы генератора и дешифратора, то в схеме предлагается выделить блоки согласования с рельсовой линией. Один из них предназначен для согласования сигналов собственной рельсовой линии блок-участка с дешифратором, второй - для согласования сигналов генератора с рельсовой линией предыдущего блок-участка.
В качестве микропроцессорной элементной базы при реализации стенда принято решение использовать микроконтроллеры AVR фирмы Atmel, а именно ATmega328P. Это обусловлено рядом факторов: относительно невысокой стоимостью, доступностью документации [5], простотой программирования, обширным опытом применения, который накоплен российскими разработчиками. Кроме того, микроконтроллер ATmega328P лежит в основе популярной учебной микропроцессорной платформы Arduino [6] и хорошо знаком множеству непрофессиональных разработчиков, в том числе и студентам.
Программируемые дешифратор и генератор реализованы на отдельных микроконтроллерах ATmega328P. Следует заметить, что вычислительных ресурсов одного микроконтроллера вполне достаточно для одновременного выполнения функций как генератора, так и дешифратора. Однако такая конфигурация потребовала бы при разработке учебных алгоритмов дополнительно решать вопрос конкурентного доступа к ресурсам микроконтроллера, что, на взгляд авторов, отвлекло бы обучаемых от основной задачи обучения.
Для загрузки исполняемого программного кода в микроконтроллеры генератора и дешифратора предложено применить программатор USBasp [7]. Этот программатор построен на основе микроконтроллера ATmega8, имеет простую схему и позволяет запрограммировать микроконтроллеры AVR с помощью персонального компьютера через интерфейс USB. Таким образом, программатор USBasp дополнительно выполняет функции блока интерфейсов.
Блок коммутации линий программирования может быть реализован с помощью обычных двухпозиционных переключателей, перемычек или более сложным способом - с помощью управляемых коммутаторов сигналов.
Индикацию работы стенда целесообразно выполнить с помощью светодиодов разных цветов, подключаемых к выводам микроконтроллеров.
Имитация рельсовых цепей может быть выполнена с различной степенью детализации. Это, естественно, определит количество и стоимость элементов, задействованных для реализации блоков имитации рельсовой линии и согласования с рельсовой линией. В простейшем случае имитацию рельсовой линии можно выполнить с помощью рельсовых секций модельной электрической железной дороги. При этом источником электрического сигнала в рельсо-
вой линии выступает непосредственно микроконтроллер, реализующий генератор числовых кодов, а блок согласования с рельсовой линией представляет собой токоограничивающий резистор.
Выполнена разработка макетов трех блок-участков, образующих при последовательном соединении перегон. Для макета каждого блок-участка все функциональные блоки схемы на рисунке 2, кроме блока имитации рельсовой линии, реализованы на печатных платах размером 90 х 100 мм. Эскиз печатной платы с соответствующими пояснениями приведен на рисунке 3.
• • JO
II'ItmM ППП ,-'"V
П. / II
ро 41 ■ю ■ 1
ъ II и и и
Рисунок 3 - Эскиз печатной платы макета перегона в составе стенда для изучения микропроцессорных СИРДП: 1 - блок питания; 2 - программатор; 3 - блок коммутации линий программирования; 4 - программируемый дешифратор числовых кодов; 5 - программируемый генератор числовых кодов;
6 - блок индикации; 7 - блок согласования с рельсовой линией
С целью проверки работоспособности изготовленных макетов и подтверждения их пригодности для обучения разработаны два набора алгоритмов: генерации и дешифрации числовых кодов. Для разработки этих алгоритмов могут быть применены несколько методов: аппаратное измерение длительности импульсов и интервалов, программная эмуляция трансмиттера и дешифраторной ячейки, представление генератора и дешифратора в виде конечных автоматов. Наиболее перспективным, на взгляд авторов, является последний метод, так как представление алгоритмов в виде конечных автоматов открывает широкие возможности для их автоматической верификации методом Model checking [8].
Для описания работы генератора и дешифратора числовых кодов как конечных автоматов, обладающих временными характеристиками, предлагается использовать формальную модель временного автомата. Теоретический аппарат временных автоматов к настоящему времени хорошо развит [9, 10] и широко применяется для спецификации и верификации систем реального времени [8].
Дальнейшие рассуждения построены на основе следующего определения. Временной автомат - это конечный автомат, дополненный конечным множеством таймеров, которые могут принимать вещественные значения [9]. Таймеры могут быть сброшены в 0 (независимо друг от друга) при совершении автоматом переходов и выполняют отсчет времени, прошедшего с момента последнего сброса. С переходами автомата ассоциированы временные ограничения, накладываемые на значения таймеров: переход может произойти только в случае, если текущие значения таймеров удовлетворяют этим ограничениям.
Следует заметить, что математическое определение временного автомата дано на основе ю-автоматов Бюхи и Мюллера в [9]. Циклическая структура числовых кодов вполне соотносится с этими вычислительными моделями. Для практического применения при описании алгоритмов генерации и дешифрации числовых кодов потребуется детерминированный временной автомат, который формально представляется кортежем <Е, Б, Б0, С, Е, Б>.
Конечный алфавит Е содержит два символа - {а,Ь}, где символ а соответствует изменению входного (выходного) сигнала дешифратора (генератора) с 0 на 1, а символ Ь соответствует обратному изменению - с 1 на 0.
Конечное множество Б внутренних состояний автомата содержит состояния соответствующие этапам формирования числового кода (импульсам и интервалам), а также начальное состояние Б0.
Конечное множество таймеров С = {х} для решаемой задачи содержит единственный таймер х, обеспечивающий контроль длительности текущего импульса или интервала.
Множество Е переходов между состояниями конечного автомата состоит из элементов вида <б, б', о, X, 5>, которые описывают переходы из состояния б в состояние б' при поступлении символа о. При этом множество X идентифицирует таймеры, подлежащие сбросу (в данном случае для каждого перехода X = С ), а 5 - временное ограничение на значения таймеров из С, которое должно удовлетворяться для выполнения перехода.
Множество Б допускающих состояний автомата в случае, если он задан на основе ю-автомата Бюхи (временной автомат Бюхи), является критерием успешной дешифрации числового кода и содержит те состояния автомата, в которые он должен переходить бесконечно часто, если на его вход подан сигнал соответствующего числового кода. Если временной автомат задан на основе ю-автомата Мюллера (временной автомат Мюллера), то Б представляет собой множество допускающих семейств состояний. При поступлении на вход автомата сигнала соответствующего числового кода он должен зафиксироваться в одном из этих семейств. Генерация числового кода выполняется на основе таблицы переходов временного автомата, и параметр Б не требуется.
С учетом введенных обозначений цикл сигналов числовых кодов КЖ и Ж представляется в виде следующего временного слова:
(а, ц) ^ (Ь, Т2) ^ (а, тз) ^ (Ь, Т4) ^ ...,
где тг - момент времени, в который в кодовом цикле появляется импульс или интервал.
Вид кода определяется соотношениями между т соседних букв в слове. Так, для кодов КЖ и Ж (здесь и далее использованы временные характеристики кодового путевого трансмиттера КПТ-5 [2, 3] ) должны выполняться следующие соотношения:
КЖ: Т2 = Т1 + 0,23; тз = Т2 + 0,57; Т4 = тз + 0,23; Т5 = Т4 + 0,57;
Ж: Т2 = Т1 + 0,38; тз = Т2 + 0,12; Т4 = тз + 0,38; Т5 = Т4 + 0,72,
где т5 - момент времени, в который появляется символ а (импульс) следующего кодового цикла.
Очевидно, что временное слово для цикла кода З содержит на два элемента больше и имеет следующий вид:
(а, т0 ^ (Ь, т2) ^ (а, тз) ^ (Ь, т4) ^(а, т5) ^ (Ь, те) ^ ...
Временные соотношения для кода З имеет вид:
т2 = т1 + 0,35; тз = т2 + 0,12; т4 = тз + 0,22;
т5 = т4 + 0,12; те = т5 + 0,22; т7 = те + 0,57,
где т7 - момент времени, в который появляется символ а (импульс) следующего кодового цикла.
Формально числовые коды трансмиттера КПТ-5 представляются временными регулярными языками:
(1)
(2)
акж = {((аЬаЬ) , т)|У/ > 1 (2 =14,-3 + 0,23)л(т4м = Т4'_2 + 0,57)
л( = т4г'-1 + 0,23)л(т4,+1 = т4 + 0,57)};
Аж = {((аЬаЬ) , т) \У1 > 1 (_2 =Т4,_з + 0,38=Т4,_2 + 0,12)
л(т4г = т4г_1 + 0,38) л(т4г +1 = т4г + 0,72)}; аз = {((аЬаЬаЬ) , т)|У/ > 1 (_4 =т6/_5 + 0,35) л (_з =т6/_4 + 0,12)
л(Тбг'_2 = Тб'_з + 0, 22) л (_1 = Те,_2 + 0,12) (3)
л(Тб' =Тб'_1 + 0,22 )л(Тб,'+1 =Тб' + 0,57)}.
Рассмотрим временные автоматы, порождающие временные регулярные языки (1) - (3) и позволяющие построить соответствующие алгоритмы генерации и дешифрации, на примере числового кода Ж. На рисунке 4 приведен граф временного автомата, порождающего временной регулярный язык (2).
Рисунок 4 - Граф временного автомата числового кода Ж
Приведенный на рисунке 4 граф временного автомата числового кода Ж позволяет легко построить генерирующий алгоритм. Следует лишь обеспечить регулярное, равномерное, привязанное к реальному времени приращение значения переменной х. В качестве условий выполнения переходов следует принять только временные ограничения на значения этой переменной, а алфавит Е следует считать выходным с соответствующей интерпретацией его букв.
Для построения алгоритма дешифрации числового кода Ж граф на рисунке 4 должен быть доопределен: следует определить действия временного автомата при наличии на его входе временного слова, не соответствующего числовому коду Ж. Приемлемым поведением временного автомата в этом случае является его переход в начальное состояние - сброс. Также не принципиальным, но целесообразным представляется переопределить семантику входного алфавита Е следующим образом: символ а соответствует высокому уровню входного сигнала автомата, символ Ь - низкому. Это позволит исключить необходимость предварительного детектирования изменения значения входного сигнала без значительного усложнения графа временного автомата. На рисунке 5 приведен граф временного автомата дешифрации числового кода Ж, полученный из исходного путем доопределения.
Наиболее просто успешная дешифрация кода по графу на рисунке 5 описывается с помощью временного автомата Мюллера, в котором множество допускающих семейств состояний Б = {{Б1, Б2, Б3, Б4}} содержит всего одно семейство, состоящее из всех состояний кроме начального. Действительно, из графа на рисунке 5 следует, что если входное временное слово соответствует числовому коду Ж, то временной автомат совершает только перехо-
ды вида 81^82^-83^-84. Признаком успешной дешифрации очередного цикла кодового сигнала является переход временного автомата из состояния 84 в состояние 81.
Аналогично строятся графы временных автоматов для генерации и дешифрации числовых кодов КЖ и З, а также рассуждения относительно их допускающих семейств состояний. Очевидно, что графы временных автоматов кода З имеют на два состояния больше по сравнению с приведенными на рисунках 4 и 5.
■а (х=0,72)?
Рисунок 5 - Граф временного автомата дешифрации числового кода Ж
Предложенное формальное представление числовых кодов позволяет применить для программной реализации алгоритмов их генерации и дешифрации метод непосредственного представления таблиц переходов, описанный, например, в источнике [11]. Реализация алгоритмов выполнена на языке программирования С в интегрированной среде разработки Atmel® Studio, которая является бесплатной и свободно распространяемой. Запуск разработанных программ позволил осуществить имитацию работы однопутной числовой кодовой автоблокировки. Таким образом, подтверждены корректность предложенного математического представления числовых кодов и работоспособность разработанных макетов.
По предварительным оценкам изучение вопросов генерации числовых кодов средствами микропроцессорных систем потребует не менее четырех академических часов лекций и не менее четырех академических часов лабораторных работ. Дешифрация числового кода является более сложным процессом по сравнению с генерацией. Затраты времени на изучение дешифрации числового кода составят не менее шести академических часов лекций и не менее восьми академических часов лабораторных работ.
При разработке тестовых алгоритмов потребовались тщательный анализ специальной литературы в области релейных и микропроцессорных СИРДП, базовые навыки разработки и отладки программного обеспечения, знание базовых принципов построения микропроцессорных систем, навыки применения основных теоретических положений электротехники, электроники, теории конечных автоматов. Все указанные знания и навыки могут быть сформированы у студентов с помощью лекционного и практического курса, построенного на основе разрабатываемых авторами оборудования и методики.
Список литературы
1. Theeg G. Railway signalling & interlocking: international compendium / G. Theeg, E. Anders, S. Vlasenko. Eurailpress, 2009.
2. Виноградова, В. Перегонные системы автоматики [Текст] / В. Виноградова / УМЦ ЖДТ. - М., 2005. - 292 с.
3. Казаков, А. А. Автоблокировка, локомотивная сигнализация и автостопы: Учебник [Текст] / А. А. Казаков, Е. А. Казаков. - М.: Транспорт, 1980. - 360 с.
4. Кравцов, Ю. А. Системы железнодорожной автоматики и телемеханики [Текст] / Ю. А. Кравцов, В. Л. Нестеров, Г. Ф. Лекута. - М.: Транспорт, 1996. - 400 с.
5. Евстифеев, А. В. Микроконтроллеры AVR семейства Mega: Руководство пользователя / А. В. Евстифеев. М.: Додэка-XXI, 2007. - 560 с.
6. Banzi, M. Getting started with Arduino / M. Banzi. O'Reilly Media, Inc., 2011.
7. Fischl, T. USBasp-USB programmer for Atmel AVR controllers / T. Fischl. 2011.
8. Карпов, Ю. Г. Model decking. Верификация параллельных и распределенных программных систем [Текст] / Ю. Г. Карпов. - СПб: БХВ-Петербург, 2010. - 560 с.
9. Alur, R. A theory of timed automata. Theor. Comput. Sci. // R. Alur, D. L. Dill. - 1994, vol. 126, № 2, P. 183 - 235.
10. Bengtsson, J. Timed Automata: Semantics, Algorithms and Tools in Lectures on Concurrency and Petri Nets. Advances in Petri Nets. // J. Bengtsson, W. Yi / Springer Berlin Heidelberg, 2004. - P. 87 - 124.
11. Методы построения безопасных микроэлектронных систем железнодорожной автоматики / В. В. Сапожников, В. В. Сапожников и др. - М.: Транспорт, 1995. - 272 с.
References
1. Theeg G., Anders E., Vlasenko S. Railway signalling & interlocking: international compendium - Eurailpress, 2009.
2. Vinogradova V., Peregonnye sistemy avtomatiki (Automatic systems for railway lines). Moscow, 2005, 292 p.
3. Kazakov A. A, Kazakov E. A. Avtoblokirovka, lokomotivnaya signalizaciya i avtostopy: uchebnik dlya texnikumov zh.-d. transporta (Automatic interlocking, locomotive signaling, and automatic brakes). Moscow: Transport, 1980, 360 p.
4. Kravtsov Y. A, Nesterov V. L., Lekuta G. F. Sistemy zheleznodorozhnoj avtomatiki i telemekhaniki (Railway automation and remote control systems). Moscow: Transport, 1996, 400 p.
5. Evstifeev A. V. Mikrokontrollery AVR semejstva Mega. Rukovodstvo polzovatelya (AVR Mega microcontroller family. User guide) - Moscow: Dodeka-XXI, 2007, 560 p.
6. Banzi M. Getting started with Arduino. O'Reilly Media, Inc., 2011.
7. Fischl T. USBasp-USB programmer for Atmel AVR controllers, 2011.
8. Karpov Y.G., Verifikaciya parallelnykh i raspredelennykh programmnykh sistem (MODEL GHECKING. Verification of parallel and distributed software systems). Saint-Petersburg, 2010, 560 p.
9. Alur R., Dill D. L. A theory of timed automata. Theor. Comput. Sci., 1994, vol. 126, no. 2, pp. 183 - 235.
10. Bengtsson J., Yi W. Timed Automata: Semantics, Algorithms and Tools in Lectures on Concurrency and Petri Nets. Advances in Petri Nets., Springer Berlin Heidelberg, 2004, pp. 87 -124.
11. Sapozhnikov V. V., Sapozhnikov V. V., Hristov H. A., Gavzov D. V Metody postroeniya bezopasnyx mikroelektronnykh sistem zheleznodorozhnoj avtomatiki (Engineering techniques for safety-critical microelectronic railway automation systems). Moscow: Transport, 1995, 272 p.
ИНФОРМАЦИЯ ОБ АВТОРАХ
Борисенко Дмитрий Владимирович
Омский государственный университет путей сообщения (ОмГУПС).
Маркса пр., д. 35, г. Омск, 644046, Российская Федерация.
Кандидат технических наук, доцент кафедры «Автоматика и телемеханика», ОмГУПС. Тел.: +7 (3812) 31-18-72. E-mail: [email protected]
INFORMATION ABOUT THE AUTHORS
Dmitry Vladimirovich
Omsk State Transport University (OSTU). 35, Marx st., Omsk, 644046, the Russian Federation. Candidate of Technical Sciences, associate professor of the department «Signalling and Interlocking», OSTU. Phone: +7 (3812) 31-18-72. E-mail: [email protected]
Осин Виктор Александрович
Омский государственный университет путей сообщения (ОмГУПС).
Маркса пр., д. 35, г. Омск, 644046, Российская Федерация.
Студент кафедры «Автоматика и телемеханика», ОмГУПС.
E-mail: [email protected]
БИБЛИОГРАФИЧЕСКОЕ ОПИСАНИЕ СТАТЬИ
Борисенко, Д. В. Практический подход к изучению микропроцессорных систем интервального регулирования движения поездов [Текст] / Д. В. Борисенко, В. А. Осин // Известия Транссиба / Омский гос. ун-т путей сообщения. - Омск. - 2017. - 1 (29). - C. 90 - 99.
Osin Viktor Aleksandrovich
Omsk State Transport University (OSTU). 35, Marx st., Omsk, 644046, the Russian Federation. Graduate student of the department «Signalling and Interlocking», OSTU.
E-mail: [email protected]
BIBLIOGRAPHIC DESCRIPTION
Borisenko D. V., Osin V.A. Teaching and learning microprocessor block signalling systems by practice. Journal of Transsib Railway Studies, 2017, vol. 29, no. 1, pp. 90 - 99 (In Russian).
УДК 621.316.97
В. А. Кандаев, М. А. Леденев, А. В. Пономарев
Омский государственный университет путей сообщения (ОмГУПС), г. Омск, Российская Федерация
ПРОГРАММНЫЙ МОДУЛЬ ФОРМИРОВАНИЯ ПАНОРАМНОГО ИЗОБРАЖЕНИЯ ВНУТРЕННЕЙ ПОВЕРХНОСТИ ПОДЗЕМНОЙ ЧАСТИ ПУСТОТЕЛЫХ ЖЕЛЕЗОБЕТОННЫХ ОПОР КОНТАКТНОЙ СЕТИ И АНАЛИЗА
РАСПОЗНАННЫХ НЕОДНОРОДНОСТЕЙ
Аннотация. В настоящее время отсутствует эффективное решение по оценке коррозионного состояния подземной части железобетонных опор контактной сети, не требующее откопки опоры. Данная проблема делает актуальной задачу по разработке программно-аппаратного комплекса определения коррозионного состояния подземной части железобетонных опор контактной сети. Авторами данной статьи сформирован программный модуль, позволяющий реализовать панорамную съемку внутренней поверхности подземной части опоры, повысить качество полученных изображений, провести поиск неоднородностей и определить их геометрические параметры, а также выполнить анализ обнаруженных неоднородностей. Внедрение результатов проведенной работы позволит снизить временные и трудовые затраты и повысить эффективность диагностических работ на опорах контактной сети.
Ключевые слова: коррозия, опора контактной сети, блуждающие токи, диагностика, техническое состояние, компьютерное зрение, программный модуль, панорама, внутренняя поверхность.
Vasiliy A. Kandaev, Maxim A. Ledenev, Anton V. Ponomarev
Omsk State Transport University (OSTU), Omsk, the Russian Federation
THE SOFTWARE MODULE OF FORMATION OF THE PANORAMIC IMAGE
OF AN INTERNAL SURFACE OF AN UNDERGROUND PART OF HOLLOW
REINFORCED CONCRETE SUPPORT OF CONTACT NETWORK AND THE ANALYSIS OF THE RECOGNIZABLE INHOMOGENEITIES
Abstract. Now there is no efficient decision to estimate a corrosion condition of an underground part of reinforced concrete support of contact network which is not demanding digging of a support. This problem makes actual a task of development of a hardware and software system of definition of a corrosion condition of an underground part of reinforced concrete support of contact network. As a result of work the software module allowing to realize panoramic shooting of an internal surface of an underground part of a support, to increase quality of the received images, to carry out searching of inhomogeneities and to determine their geometrical parameters, and also to make the analysis of the
