CC BY
18
1) P = 0;
2) P = P U Pj для каждого подмножества Pj множества K, такого, что Pj П P = Q и путь из корня в вершину Current содержит (2(|Pj|-|Q|>m — 1) вершин, помеченных подмножествами Pj, если s1 G Pj или s1 G Q (для Q = 0), либо (2(|Pj|-|Q|^m-i) вершин в случае s1 G Pj.
Ш!аг 2. Включаем в TS каждую входную последовательность, которая помечает путь из корня к листу в усеченном дереве.
Построенный согласно алгоритму 1 тест также будет полным относительно модели неисправности (A, ~,Rm(A)), но при этом в большинстве случаев менее избыточным, что доказано теоретически.
ЛИТЕРАТУРА
1. Shabaldina N., El-Fakih K. and Yevtushenko N. Testing Nondeterministic Finite State Machines With Respect to the Separability Relation // Lecture Notes in Computer Science. 2007. V. 4581. P. 305-318.
2. Евтушенко Н. В., Спицына Н. В. О верхней оценке длины разделяющей последовательности // Вестник Томского госуниверситета. Приложение. 2006. № 18. C. 54-58.
УДК 681.324.7
ПОСТРОЕНИЕ ПРОВЕРЯЮЩИХ ТЕСТОВ ДЛЯ КОНСТАНТНЫХ НЕИСПРАВНОСТЕЙ И НЕИСПРАВНОСТЕЙ ЗАДЕРЖЕК ПУТЕЙ В СХЕМАХ, СИНТЕЗИРОВАННЫХ ФАКТОРИЗАЦИОННЫМ МЕТОДОМ
В. В. Андреева, А. Ю. Матросова, А. В. Мельников, А. В. Морозова
Для обнаружения реальных дефектов дискретных схем наноэлектроники, работающих на высоких частотах и при низких напряжениях питания, наряду с тестами для константных неисправностей необходимо строить тесты для неисправностей задержек путей.
Рассмотрим путь, начинающийся на некотором входе схемы и заканчивающийся на одном из ее выходов. Предполагается, что задержки отдельных линий связи в пути и задержки отдельных его элементов невелики. Однако в целом смена значений сигналов на рассматриваемом пути может выполняться дольше, чем время между соседними синхроимпульсами. Это приводит к неверной работе схемы, несмотря на то, что логические элементы схемы функционируют исправно.
Будем иметь в виду, что время задержки для одного и того же пути и инверсных смен значений на его линиях связи и выходах элементов может различаться. Поэтому каждому пути сопоставляется пара последовательностей перепадов значений сигналов и соответственно пара задержек одного и того же пути.
Для каждой последовательности перепадов значений сигналов пути в схеме требуется построить пару v1, v2 тестовых наборов (пару булевых векторов, сопоставляемых входам схемы), на которых неисправность проявляется.
В данной работе рассматриваются схемы, полученные факторизационным методом синтеза по системе безызбыточных ДНФ и по безызбыточным системам ДНФ. Имеются в виду факторизационные методы синтеза, сохраняющие систему ДНФ. В частности, таким методом является метод деления ДНФ, используемый в современных САПР [1].
Для схем, построенных по системе безызбыточных ДНФ, выяснено, что неисправность каждого пути в схеме обнаружима либо как робастная, либо как неробастная. Один из наборов пары является a-тестовым набором, а другой — b-тестовым набором [2]. Одна и та же пара тестовых наборов может использоваться для обнаружения обеих последовательностей перепадов значений сигналов пути. Предлагается классификация типов неробастных неисправностей задержек путей. Выбор подходящего типа может быть использован для построения более качественных проверяющих тестов неисправностей задержек путей.
Вводятся понятия конъюнкции, расширяемой по переменной, и конъюнкции, нерасширяемой по переменной. Нерасширяемая по переменной конъюнкция перестает быть импликантой функции при удалении из конъюнкции этой переменной. Расширяемая конъюнкция остается импликантой функции при удалении переменной.
Для схем, построенных по безызбыточной системе ДНФ, устанавливается, что неисправность задержки пути проявляется либо как робастная, либо как неробастная, если путь сопоставляется переменной, по которой конъюнкция не расширяема. Речь идет о конъюнкции ДНФ, извлеченной из безызбыточной системы ДНФ. Неисправности задержек других путей могут проявляться как функциональные неисправности. Сформулировано достаточное условие существования для них пар тестовых наборов и предложен метод нахождения последних. Некоторые неисправности задержек путей в таких схемах могут быть необнаружимыми.
Для рассматриваемых схем предлагается также метод построения минимизированного проверяющего теста, обнаруживающего как неисправности задержек путей, так и всевозможные кратные константные неисправности на полюсах логических элементов схемы.
ЛИТЕРАТУРА
1. Murgai R., Brayton R., Sangiovani-Vincetelli A. Logic Synthesis for Field Programmable Gate Arrays // Cluver Academic Publisher. 1995. P. 425.
2. Kohavi I., Kohavi Z. Detection of multiple faults in combinational logic networks // IEEE Trans. Comput. 1975. No. 6. P. 556-568.
УДК 681.324.7
О ПРЕДСТАВЛЕНИИ ПРОИЗВОЛЬНОГО НАТУРАЛЬНОГО ЧИСЛА СУММОЙ ВЕСОВ СУЩЕСТВЕННЫХ ПОДДЕРЕВЬЕВ
Н. Б. Буторина, С. А. Лыхина
Увеличивающиеся сложность и значимость дискретных управляющих систем требуют их высокой надежности. Сложность систем повышает вероятность возникновения неисправностей в них. Обнаружение неисправности в первый же момент ее проявления на выходах устройства позволяет защитить систему, в которую устройство встроено. Такое обнаружение неисправности может достигаться, например, за счет использования самопроверяемых схем, дающих возможность обнаруживать неисправности в режиме нормального функционирования схемы. Обнаружение осуществляется с помощью самотестируемого детектора кодовых слов некоторого кода, в частности (m, п)-кода, состоящего из всех булевых векторов длины п и веса m. На выходах само-проверяемого устройства, к которому подключен детектор слов (m, п)-кода, не всегда достигаются всевозможные кодовые слова. Число l достигаемых кодовых слов может быть меньше числа всевозможных кодовых слов (числа сочетаний из п по m).
