CC BY
29УДК 621.382.32
DOI: 10.24151/1561-5405-2019-24-2-174-184
Особенности моделирования ВАХ JFET-транзисторов в диапазоне криогенных температур
12 1 12 К.О. Петросянц ' , М.Р. Исмаил-Заде , Л.М. Самбурский '
1 Национальный исследовательский университет
«Высшая школа экономики», г. Москва, Россия
2
Институт проблем проектирования в микроэлектронике Российской академии наук, г. Москва, Россия
Компактные модели JFET-транзисторов, используемые в коммерческих версиях SPICE-подобных программ, ориентированы только на стандартный диапазон температур от -60 до +150 °С и не пригодны для расчета электронных схем в диапазоне криогенных температур (ниже -120 °С). В работе представлена Low-T SPICE-модель JFET для расчета схем в расширенном диапазоне температур, в том числе криогенных (от -200 до +110 °С). Модель учитывает изменения ВАХ, обусловленные влиянием сверхнизкой температуры: увеличение напряжения насыщения VD sat, снижение тока отсечки Ip и крутизны BETA, отрицательный наклон LAMBDA выходных ВАХ, увеличение сопротивления сток-исток RD за счет эффекта «вымораживания» и др. С этой целью в модель дополнительно введены зависимости перечисленных параметров от температуры. Разработана процедура экстракции SPICE-параметров Low-T SPICE-модели JFET согласно результатам измерений стандартного набора ВАХ в диапазоне криогенных температур. Погрешность расчета ВАХ не превышает 10-15 % в диапазоне температур от -200 до +110 °С.
Ключевые слова: низкотемпературная электроника; криогенная температура; JFET-транзисторы; компактные SPICE-модели; SPICE-моделирование; экстракция параметров модели
Для цитирования: Петросянц К.О., Исмаил-Заде М.Р., Самбурский Л.М. Особенности моделирования ВАХ JFET-транзисторов в диапазоне криогенных температур // Изв. вузов. Электроника. - 2019. - Т. 24. - № 2. - С. 174-184. DOI: 10.24151/1561-5405-2019-24-2-174-184
© К.О. Петросянц, М.Р. Исмаил-Заде, Л.М. Самбурский, 2019
Highlights of JFET I-V Characteristics Simulation in Cryogenic Temperature Range
12 * 1 12 K.O. Petrosyants ' , M.R. Ismail-Zade , L.M. Sambursky '
1National Research University Higher School of Economics,
Moscow, Russia
2
Institute for Design Problems in Microelectronics of Russian Academy of Sciences, Moscow, Russia
Abstract: The JFET compact models used in commercial versions of SPICElike software tools are oriented only to the standard range of -60 °C...+150 °C and are not suitable for simulation the electronic circuits in the range of cryogenic temperatures (below -120 °C). In the work the JEFT Low-T model, suitable for calculation of circuits in an extended temperature range, including the cryogenic ones (-200...+110 °C) has been developed. The model takes into account the changes in the I-V-characteristics due to the effect of the ultra-low temperature: an increase in the saturation voltage VDsat, a decrease in the pinch-off current Ip and the transconductance BETA, a negative slope LAMBDA on the output I-V-characteristics, an increase in the drain-source resistance RD due to the freeze-out effect, etc. For this purpose, the dependencies of the listed parameters on temperature have been additionally introduced. A procedure has been developed for extracting the SPICE-parameters of the JFET Low-T model from the results of measurements of a standard set of I-V-characteristics in the cryogenic temperature range. The error in simulation of the I-V-characteristics does not exceed 10-15% in the -200... + 110 °C temperature range.
Keywords: low temperature electronics; cryogenic temperature; JFET transistors; compact SPICE models; SPICE simulation; model parameters extraction
For citation: Petrosyants K.O., Ismail-Zade M.R., Sambursky L.M. Highlights of JFET I-V characteristics simulation in cryogenic temperature range. Proc. Univ. Electronics, 2019, vol. 24, no. 2, pp. 174-184. DOI: 10.24151/1561-5405-2019-24-2174-184
Введение. Полевой транзистор с управляющим ^-n-переходом (Junction Field Effect Transistor - JFET) благодаря высоким входному сопротивлению и усилению, низкому уровню собственных шумов и совместимостью с БиКМОП-технологией широко используется во входных и последующих каскадах малошумящих операционных усилителей, компараторов, вторичных источников питания, стабилизаторов и других аналоговых микросхем низкотемпературной электроники [1, 2]. На рис.1 показана типовая структура интегрального [3] и дискретного [4] JFET-транзисторов.
Публикаций, посвященных моделированию JFET-транзисторов в диапазоне криогенных температур, очень мало, и они в основном ориентированы на исследование шумовых характеристик в малосигнальном режиме [5-7]. Работы по моделированию статических ВАХ практически отсутствуют.
Рис.1. Типовые структуры JFET-транзисторов: а - интегральный с горизонтальным ^-каналом; б - дискретный с вертикальным n-каналом (L - длина канала, Wdrß и Ldriß - ширина и длина области дрейфа, Leß - эффективная длина канала, Nch - концентрация примеси в канале, Wd - ширина области
обеднения между затвором и стоком, Ws - ширина области обеднения между затвором и истоком) Fig.1. Typical structures of JFET transistors: a - integrated with a horizontal ^-channel; b - discrete with vertical n-channel (L - length of channel, Wdrift and Ldrß - width and length of drift region, Leß - effective length of channel, Nch - doping density in channel region, Wd - width of depletion region between gate and drain, Ws - depletion width between gate and source)
Стандартная и модифицированная SPICE-модель JFET. В большинстве программ схемотехнического анализа для описания статических ВАХ JFET-транзисторов с учетом воздействия температуры используются стандартные SPICE-модели JFET уровня 1 (модель Шихмана - Ходжеса [8]) и уровня 3 (модель Статза [9]). Температурная зависимость основных параметров этих моделей описывается встроенными математическими выражениями, которые справедливы для диапазона температур от -100 до +125 °C. Однако при расчетах схем в криогенном температурном диапазоне эти модели дают очень существенную погрешность.
Моделирование тестового p-JFET-транзистора проведено с использованием стандартной SPICE-модели JFET уровня 1 (level = 1) с имеющимися в ней температурными зависимостями основных параметров модели. В частности, коэффициент VTOTC задает зависимость порогового напряжения от температуры, BETATCE - зависимость крутизны от температуры.
На рис.2,а представлены измеренные и смоделированные с использованием стандартной SPICE-модели JFET уровня 1 выходные характеристики p-JFET-транзистора из состава АБМК-1.3 [3], изготовленного ОАО «Интеграл» на кремниевой эпитаксиальной пластине со скрытым слоем (Lmjn = 1,2 мкм), в диапазоне температур от -200 до +110 °C. На рис.2,б приведена зависимость погрешности моделирования выходных ВАХ от температуры. Аналогичные результаты получены при использовании стандартной версии SPICE-модели JFET уровня 3. Таким образом, стандартные SPICE-модели JFET уровня 1 и 3 справедливы лишь в диапазоне низких температур (-110...-120 °C). Их использование для температур ниже этого уровня приводит к большим погрешностям моделирования (см. рис.2,б).
Рис.2. Измеренные (символы) и смоделированные (сплошные линии) выходные ВАХ JFET-транзистора в диапазоне температур от -200 до +110 °С с использованием стандартной модели уровня 1 (а, б) и зависимость погрешности моделирования
от температуры (в)
Fig.2. Comparison of measured and simulated output I-V characteristics of JFET in the temperature range -200...+110 °С using the standard model level 1 (symbols -measurements, lines - simulation) (a, b); dependence of simulation error of JFET output I-V-characteristics vs. temperature (c)
В работах [10, 11] описана модифицированная версия SPICE-модели JFET Шихма-на - Ходжеса для расчетов в диапазоне сверхнизких температур. В описание модели дополнительно введена эмпирическая функция, учитывающая зависимость крутизны BETA от температуры. Предложенная модель обеспечивает достаточную для практических расчетов точность (погрешность менее 10 %) в диапазоне температур до -200 °C для JFET-транзисторов, в которых не проявляется эффект саморазогрева (рис.3). Температурные зависимости параметров VTO и BETA приведены на рис.4.
1Q, мА
L1 гзи = ов T= ]10°с
70 • / 7 JII
—-—- ■ ■ У '11
- ■ ■ * уJJ
L ' -50 .„...■
Ёг . n ■ о -J<(k . ■ ■ • • -----Г U-с—т-IT—В П P " _____ 1 1 1 1 1 1 I 1 1 1 1 1 1 1 1 1 1 1 1 —-""-110 i i i i i i i i i i i i i i i
-7 -6 -5 -4 -3 -2 -1 УСИ, В /С, мА U
i i i i I I i i i l i i i i I i I F3H = 0B i i | i i i | i i i | i i i i
Г =-200 °C ° °ll
-160 /I
-120 „ „ „
-i ■ . . 1 ..i.l,,,,!,. \ i 1 i i i i 1 i i i i 1 i i i i
7 -6 -5 -4 -3 -2 -1 Кси. В
б
Рис.3. Измеренные [10] (символы) и смоделированные (сплошные линии) выходные ВАХ ^-JFET-транзистора из состава АБМК-1.3 с Lmin = 1,2 мкм в разных диапазонах температур: от -110
до +110 °С (а); от -120 до -200 °С (б) Fig.3. Measured and simulated output I-V-characteristics of p-JFET from analog sea of gates ABMK-1.3 with Lmin = 1.2 цт in the temperature range -110...+110 °C (a) and -120...-200 °C (b) (symbols -measurements [10], lines - simulation)
Рис.4. Зависимости порогового напряжения VTO (а) и крутизны BETA (б) SPICE-моделиp-JFET от температуры (символы - вычисления по измеренным данным, сплошные линии - аппроксимация) Fig.4. Dependence of p-JFET model parameters in the temperature range down to -200°C: a - threshold voltage VTO; b - transconductance BETA (symbols - calculations based on measured data,
solid lines - approximation)
Анализ экспериментальных работ показывает, что при температурах ниже -173 °C (100 К) для ряда JFET-транзисторов поведение ВАХ существенным образом отличается от обычного. С понижением температуры от 150 до 100 К крутизна и ток стока возрастают, что обусловлено главным образом увеличением подвижности носителей в канале при низких температурах [12]. При дальнейшем понижении температуры от 70 до 40 К наблюдается следующее: увеличивается напряжение насыщения VD sat; снижается ток отсечки Ip, что приводит к уменьшению крутизны и может быть вызвано эффектом вымораживания носителей, который маскирует эффект изменения подвижности с температурой [13]; в некоторых типах JFET-транзисторов наблюдается эффект саморазогрева, вследствие чего область насыщения выходных характеристик имеет отрицательный коэффициент наклона (рис.5) [14]. Для таких приборов предложенная в [10, 11] SPICE-модель JFET для сверхнизкой температуры оказывается непригодной.
Модель Si JFET с учетом низкой температуры. В SPICE-программах-симуляторах модель Шихмана - Ходжеса является стандартной SPICE-моделью JFET уровня 1 (level = 1), статические ВАХ которой описываются следующими выражениями [15]:
1с =<
0 при Уш - VTO < 0 (область отсечки), BETA(Vm - VTO)2 (1 + LAMBDA • VCH) при 0 < V3H - VTO < VCH (область насыщения), BETA • VCii [2(V3H - VTO) - VCT ](1 + LAMBDA • VCT) при 0 < VCH < - VTO (линейная область),
(1)
где VTO - пороговое напряжение; BETA - крутизна; LAMBDA - коэффициент модуляции длины канала.
Модель является простой для вычислений и подходит для транзисторов, в которых не проявляется эффект саморазогрева. Модель уровня 1 неадекватно учитывает переходной участок между крутой и пологой областью ВАХ. Для адекватного учета особенностей поведения ВАХ ряда JFET-транзисторов в диапазоне криогенных температур предлагается более точная модель на основе стандартной SPICE-модели JFET уровня 3 (level = 3) [9]. В данной модели зависимость тока стока от приложенных напряжений на затворе и стоке имеет вид
Ic = BETA (Кзи - VTO - GAMMA ■ VCIi )VGEXP (1 + LAMBDA ■ VCIi)
1 -(1 - ALPHA^ 1
(2)
где GAMMA - коэффициент снижения порогового напряжения; VGEXP - показатель степени напряжения затвора; ALPHA - коэффициент насыщения.
По сравнению с другими данная модель учитывает отрицательный наклон на выходных характеристиках в области насыщения, а также нелинейное изменение сопротивления стока, возникающее вследствие низкотемпературных эффектов при температуре ниже 100 К. Температурно-зависимыми в диапазоне температур от 100 до 40 К являются параметры модели, отвечающие за пороговое напряжение VTO, крутизну BETA, модуляцию длины канала LAMBDA, коэффициент насыщения ALPHA и сопротивление стока RD. При изменении температуры от 300 до 40 К параметры VTO, BETA и ALPHA меняются в соответствии с полиномиальными функциями вида
p(T) = po + pixAT + ... + pxATn. (3)
В выражении (3) для параметра VTO степень многочлена равна 2, для параметров ALPHA и BETA степени многочленов равны 3.
Для учета особенностей поведения LAMBDA и RD при низких температурах в модель введены новые аналитические зависимости, которые дают гораздо меньшую погрешность в низкотемпературном диапазоне, чем зависимости, применяемые ранее:
LAMBDA(T) = -
LAMBDA(Tnom )_, (4)
a + a at+...+a (AT )
t„
RD(T) = RD(Tmm ) + b0 + b 1 + b2 I , (5)
T
r„
T
где p0,...,pn; a0,...,a2; b0,...,b2 - подгоночные коэффициенты; T - температура, К; Tnom - нормальная температура, К. Встроенные температурные коэффициенты базовой модели должны быть обнулены.
Возможности модели по точности описания ВАХ в диапазоне температур от 300 до 40 К проиллюстрированы на рис.5 для симметричного Si n-JFET-транзистора с W/L=10/10 мкм, изготовленного по планарно-эпитаксиальной технологии с напряжением питания 25 В [14]. Погрешность моделирования ВАХ составляет не более 10 %.
Экстракция параметров SPICE-модели JFET для диапазона криогенных температур. Для определения набора параметров разработанной SPICE-модели JFET в расширенном диапазоне температур используется промышленный пакет экстракции параметров SPICE-моделей IC-CAP. Исходными данными являются наборы ВАХ JFET-приборов, полученные в результате измерения или приборно-технологического моделирования при различных значениях температуры и передаваемые в IC-CAP с помощью собственного программного интерфейса [10].
Процедура экстракции позволяет получить набор параметров модели для любых промежуточных значений температуры и включает в себя следующие шаги:
Шаг 1. Определяется полный набор параметров SPICE-модели JFET (level = 3) на основе данных измерений, полученных при комнатной температуре. Используемый при этом метод идентификации параметров включает в себя сочетание аналитических и оптимизационных процедур.
х
2
1с, мА
20
15
10
5
[_I_I_I_I_I_I_I_I_I_I_I_1_I_I_
0 5 10 ^СИ, В
а
1С, мА
б
Рис.5. Выходные ВАХ Si n-JFET-транзистора с W/L=10/10 мкм в разном диапазоне температур: а - от 100 до 300 К; б - от 40 до 100 К (символы -
измерения [14], сплошные линии - моделирование) Fig.5. Output I-Vcharacteristics of Si n-JFET with W/L = 10/10 цт in the temperature range 100...300 K (a) and 40...100 K (b) (symbols - measurements [14],
lines - simulation)
Шаг 2. Из полного набора параметров выбирается перечень основных температур-но-зависимых параметров: VTO, BETA, LAMBDA, ALPHA, RD.
Шаг 3. Для каждого значения температуры Ti на основании результатов измерений определяются соответствующие значения выбранных параметров {VTO, BETA, LAMBDA, ALPHA, RD}-. Данная процедура повторяется для всех запланированных дискретных значений температуры T{. i = 1,...,n.
Шаг 4. Полученные на шаге 3 табличные зависимости параметров модели от температуры аппроксимируются аналитическими функциями вида (3)-(5). Коэффициенты таких функций составляют набор дополнительных температурных параметров SPICE-модели JFET. Точная подстройка значений температурных параметров проводится с использованием глобальной оптимизации, т.е. по всем имеющимся экспериментальным характеристикам. Примеры температурных зависимостей параметров VTO, LAMBDA, ALPHA, RD приведены на рис.6.
Рис.6. Зависимости относительного изменения LAMBDA, абсолютного сдвига порогового напряжения VTO (a) и параметров RD и ALPHA (б) SPICE-модели Si JFET от температуры (символы - вычисления
по измеренным данным [14], сплошные линии - аппроксимация) Fig.6. Temperature-induced shifts of Si JFET model parameters in the temperature range down to 40 K: a - the relative change in LAMBDA and the absolute shift of the threshold voltage VTO; b - the dependence of the parameters RD and ALPHA in the range T = 100 ... 40 K (symbols - calculations based on measured data [14],
solid lines - approximation)
Шаг 5. Аналитические выражения для параметров (см. рис.6), полученные на шаге 4, вместе с коэффициентами встраиваются в описание SPICE-модели JFET.
Заключение. На основе стандартной SPICE-модели JFET уровня 3 разработана ее версия Low-T для криогенных температур в диапазоне от -200 до +110 °C для расчета приборов с различной физической структурой. Модель учитывает изменения ВАХ, обусловленные влиянием сверхнизкой температуры: увеличение напряжения насыщения VD sat, снижение тока отсечки Ip и крутизны BETA, отрицательный наклон выходных ВАХ. Учет этих эффектов осуществлен за счет введения в уравнения стандартной модели дополнительных аналитических выражений для описания температурно-зависимых параметров. Погрешность расчета ВАХ не превышает 10-15 % в диапазоне температур от -200 до +110 °C.
Разработанная процедура экстракции SPICE-параметров Low-T SPICE-модели JFET согласно результатам измерений ВАХ позволяет получить набор параметров в диапазоне криогенных температур.
Low-T SPICE-модель JFET включена в библиотеки моделей коммерческих версий SPICE-подобных программ: HSPICE, LTSPICE, ELDO, SPECTRE и др.
Литература
1. Cressler J.D., Mantooth H.A. (Eds.). Extreme environment electronics. - CRC Press, 2017. - 976 p.
2. Patterson R.L. Assessment of electronics for cryogenic space exploration missions // Cryogenics. -2006. - Vol. 46. - N. 2-3. - P. 231-236.
3. Каталог разработок Российско-Белорусского центра аналоговой микросхемотехники / Н.Н. Прокопенко, С.Г. Крутчинский, Е.И. Старченко и др. - Шахты: ГОУ ВПО «ЮРГУЭС», 2010. - 479 с.
4. Kostopoulos K., Bucher M., Kayambaki M., Zekentes K. A compact model for silicon carbide JFET // Proc. of the 2nd Pan-Hellenic Conference on Electronics and Telecommunications (PACET'12). - 2012. - P. 1-4.
5. Design and performance of a modular low-radioactivity readout system for cryogenic detectors in the CDMS experiment / Akerib D.S., P.D. Barnes, P.L. Brink et al. // Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment. - 2008. - Vol. 591. -N. 3. - P. 476-489.
6. Cryogenic performance of a low-noise JFET-CMOS preamplifier for HPGe detectors / A. Pullia, F. Zocca, S. Riboldi et al. // IEEE Transactions on Nuclear Science. - 2010. - Vol. 57(2). - P. 737-742.
7. Arnaboldi C., Fascilla A., Lund M.W., Pessina G. Temperature characterization of deep and shallow defect centers of low noise silicon JFETs // Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment. - 2004. - Vol. 517. - N. 1-3.- P. 313-336.
8. Shichman H., Hodges D.A. Modeling and simulation of insulatedgate field-effect transistor switching circuits // IEEE Journal of Solid-State Circuits. - 1968. - Vol. 3. - N. 3. - P. 285-289.
9. GaAs FET Device and Circuit Simulatin in Spice / H. Statz, P. Newman, I. Smith et al. // IEEE Trans. Electron Devices. - 1987. - Vol. ED-34. - P. 160-169.
10. Automation of parameter extraction procedure for Si JFET SPICE model in the -200 .+110°C tempe rature range/ K.O. Petrosyants, M.R. Ismail-zade, L.M. Sambursky et al. // Proc. of Electronic and Networking Technologies (MWENT) / IEEE. - Moscow, 2018. - P. 1-5.
11. The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors. / Dvornikov O. V., Dziatlau V. L., Prokopenko et al. // In Control and Communications (SIBCON), 2017 International Siberian Conference on / IEEE. - 2017. - P. 1-6.
12. SzeS.M. Physics of semiconductor devices. - N.Y.: J. Wiley and Sons, 1981. - 868 p.
13. Gutierrez-D E.A., Dean J., Claeys C. (Eds.). Low temperature electronics: physics, devices, circuits, and applications. - Academic Press, 2000. - 964 p.
14. Sreelakshmi K., Satyam M. Estimation of low temperature characteristics of JFETs from their room-temperature characteristics // Cryogenics. - 1996. - Vol. 36. - N. 5. - P. 325-331.
15. Antognetti P., Massobrio G. Semiconductor device modeling with SPICE. - Second Edition. -McGraw-Hill, Inc., 1993. - 479 p.
Поступила в редакцию 27.11.2018 г., после доработки 27.11.2018 г.; принята к публикации 22.01.2019 г.
Петросянц Константин Орестович - доктор технических наук, профессор департамента электронной инженерии Московского института электроники и математики Национального исследовательского университета «Высшая школа экономики» (Россия, 123458, г. Москва, Таллинская ул., д. 34), главный научный сотрудник Института проблем проектирования в микроэлектронике Российской академии наук (Россия, 124365, г. Москва, г. Зеленоград, ул. Советская, д. 3), [email protected]
Исмаил-Заде Мамед Рашидович - аспирант департамента электронной инженерии Московского института электроники и математики Национального исследовательского университета «Высшая школа экономики» (Россия, 123458, г. Москва, Таллинская ул., д. 34), [email protected]
Самбурский Лев Михайлович - кандидат технических наук, доцент департамента электронной инженерии Московского института электроники и математики Национального исследовательского университета «Высшая школа экономики» (Россия, 123458, г. Москва, Таллинская ул., д. 34), научный сотрудник Института проблем проектирования в микроэлектронике Российской академии наук (Россия, 124365, г. Москва, г. Зеленоград, ул. Советская, д. 3), [email protected]
References
1. Cressler J. D., Mantooth H. A. (ed.). Extreme environment electronics. CRC Press, 2017. 976 p.
2. Patterson R.L. Assessment of electronics for cryogenic space exploration missions. Cryogenics, 2006, vol. 46, no. 2-3, pp. 231-236.
3. Prokopenko N.N., Krutchinsky S.G., Starchenko E.I. et al. Developments Catalog of the Russian-Belarusian center of analog microcircuitry. Shakhty, SRSUES Publ., 2010. 479 p. (in Russian).
4. Kostopoulos K., Bucher M., Kayambaki M., Zekentes K. A Compact model for silicon carbide JFET. Proc. of the 2nd Pan-Hellenic Conference on Electronics and Telecommunications (PACET'12), 2012, pp. 1-4.
5. Akerib D.S., Barnes P.D., Brink P.L. et al. Design and performance of a modular low-radioactivity readout system for cryogenic detectors in the CDMS experiment. Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment, 2008, vol. 591, no. 3, pp. 476-489.
6. Pullia A., Zocca F., Riboldi S., Budjas D., D'Andragora A., Cattadori C. Cryogenic performance of a low-noise JFET-CMOS preamplifier for HPGe detectors. IEEE Transactions on Nuclear Science, 2010, vol. 57(2), pp. 737-742.
7. Arnaboldi C., Fascilla A., Lund M. W., Pessina G. Temperature characterization of deep and shallow defect centers of low noise silicon JFETs. Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment, 2004, vol. 517, no. 1-3, pp. 313-336.
8. Shichman H., Hodges D. A. Modeling and simulation of insulatedgate field-effect transistor switching circuits. IEEE Journal of Solid-State Circuits, 1968, vol. 3, no. 3, pp. 285-289.
9. Statz H., Newman P., Smith I., Pucel R., Haus H. GaAs FET device and circuit simulatin in spice. IEEE Trans. Electron Devices, 1987, vol. ED-34, pp. 160-169.
10. Petrosyants K.O., Ismail-zade M.R., Sambursky L M., Dvornikov O.V., Lvov B.G., Kharitonov I. A. Automation of parameter extraction procedure for Si JFET SPICE model in the -200...+110°C temperature range. Proc. of Electronic and Networking Technologies (MWENT). Moscow Workshop on 2018. IEEE. Moscow, 2018, pp. 1-5.
11. Dvornikov O.V., Dziatlau V.L., Prokopenko N.N., Petrosyants K.O., Kozhukhov N.V., Tchekhovski V.A. The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors. In Control and Communications (SIBCON), 2017International Siberian Conference on. IEEE, 2017, pp. 1-6.
12. Sze S.M. Physics of semiconductor devices. New York, J. Whiley and Sons, 1981. 868 p.
13. Gutierrez-D E.A., Deen J., Claeys C. Low temperature electronics: physics, devices, circuits, and applications. Academic Press, 2000. 964 p.
14. Sreelakshmi K., Satyam M. Estimation of low temperature characteristics of JFETs from their room-temperature characteristics. Cryogenics, 1996, vol. 36, no. 5, pp. 325-331.
15. Antognetti P., Massobrio G. Semiconductor device modeling with SPICE. Second Edition, McGraw-Hill, Inc., 1993. 479 p.
Received 27.11.2018; Revised 27.11.2018; Accepted 22.01.2019. Information about the authors:
Konstantin O. Petrosyants - Dr. Sci. (Eng.), Prof. of the Electronic Engineering Department of the Moscow Institute of Electronics and Mathematics, National Research University Higher School of Economics (Russia, 123458, Moscow, Tallinskaya str. 34), Chief Scientist of the Institute for Design Problems of Microelectronics of Russian Academy of Sciences (Russia, 124365, Moscow, Zelenograd, Sovetskaya st. 3), kpetrosyants@hse .ru
Mamed R. Ismail-Zade - PhD student of the Electronic Engineering Department of the Moscow Institute of Electronics and Mathematics, National Research University Higher School of Economics (Russia, 123458, Moscow, Tallinskaya st. 34), mismailzade@hse .ru
Lev M. Sambursky - Cand. Sci. (Eng.), Assoc. Prof. of the Electronic Engineering Department of the Moscow Institute of Electronics and Mathematics, National Research University Higher School of Economics (Russia, 123458, Moscow, Tallinskaya str. 34), Research Scientist, Institute for Design Problems of Microelectronics of Russian Academy of Sciences (Russia, 124365, Moscow, Zelenograd, Sovetskaya st. 3), lsambursky@hse .ru
