Однокристальная система управления матричным преобразователем частоты на основе ПЛИС Cyclone III Текст научной статьи по специальности «Электротехника, электронная техника, информационные технологии»

однокристальная система управления матричным преобразователем частоты

на основе ПЛИС CYCLONE III

Сергей Сидоров, к. т. н.

sidorov_ulstu@mail.ru Алексей Поляков

Управление матричным преобразователем частоты (МПЧ) предполагает одновременное выполнение нескольких функций, связанных с широтной модуляцией (ШиМ) отпирающих импульсов и распределением последних по управляющим входам силовых транзисторов. Традиционная аппаратнопрограммная реализация этих функций основывается на применении, соответственно, сигнального микропроцессора (DSP) и программируемых логических интегральных схем (ПлиС).

введение

Однако при индивидуальном и мелкосерийном производстве подобное исполнение системы управления (СУ) может оказаться излишне затратным. Снижение издержек достигается выполнением СУ на одном кристалле по принципу System on chip [1, 2]. Реальное воплощение этого принципа стало возможным с помощью последних модификаций ПЛИС фирмы Altera семейства Cyclone [3]. Их принципиальное отличие состоит в возможности параллельного выполнения как логических, так и DSP-функций при высоком быстродействии с тактовой частотой до сотен мегагерц. К числу положительных свойств ПЛИС Cyclone III следует отнести и возможность

перепрограммирования системы без изменения структуры. Это создает предпосылки для разработки универсальной СУ, способной работать при различных законах ШИМ-регулирования.

описание системы

Для получения универсального алгоритма представим функциональную схему замещения МПЧ в виде последовательного соединения активного выпрямителя (АВ) и автономного инвертора (АИ) (рис. 1в) [4, 5]. Для каждой из двух частей схемы справедливы уравнения связи входных и выходных напряжений:

• (2)

Коэффициентами этих уравнений служат логические переменные, определяющие состояния фиктивных ключей в составе АВ (1) и АИ (2). Подстановкой (1) в (2) получаем уравнение связи напряжений для МПЧ в целом:

+ed Я і

\гел\ _S-A S-B

X ел ев ;(і) ч — Sa S-a *ь s_b X 5? !» ,+ 1

% ес Sc S-c L J

У 1

** = S2 S5 SS X

fe. jSj s6 s9 _ec_

(3)

В отличие от (1) и (2), коэффициенты уравнения (3) 51, s2, ... s9 определяют состояния девяти реально существующих транзисторов МПЧ. Отсюда следует, что формирование отпирающих импульсов для МПЧ должно подчиняться матричному уравнению:

рис. 1. Матричный преобразователь частоты: а) управляющая часть; б) силовая часть; в) схема замещения

Si ■*11 S12 S13 1

S2 S2l S22 ■ • S26 r

S3 j

S-A

= X SB

S-B

sc

• S86 _s-c_

-S9_ _s9 j S92 ' s9S s96

(4)

где s11 = sA; s12 = s-A; s13 = s1

0; s

41

= 0; s35

sB; s42

s-

= 0; s5;

sB; s54 = s-B; s51 = s5

0; s65 = sB; s66 = s-B; s

B 61

s = s ; s = s = s

-О *81 “ 82 '

% = 592 = 593 = 594 = 0

Таким образом, управление МПЧ можно рассматривать как процесс переключения вентилей в виртуально существующих схемах АВ и АИ. Эта особенность упрощает задачу синтеза МПЧ с заранее заданными свойствами. Как правило, целью синтеза служит обеспечение электромагнитной совместимости преобразователя с питающей сетью и нагрузкой. Алгоритм (4) предоставляет возможность решения обеих задач путем одновременного и направленного воздействия на форму кривых сетевого тока и выходного напряжения. Как следует из принципа действия АВ, для получения необходимой формы сетевого тока достаточно задаться той или иной комбина-

75 = s76 = 0; s8 : 0; s95 = sC; s96

цией отпирающих импульсов sA, sB, ... sC

• (1)

в его схеме, в то время как форма выходного напряжения в большей мере определяется последовательностью отпирающих импульсов sa, sъ, ... s-c (2) в схеме АИ. Применение двунаправленных транзисторных ключей существенно расширяет арсенал указанных алгоритмов, реализация которых может происходить на основе скалярного (модульного) или векторного принципов управления. В простейшем случае фазовое регулирование АВ может осуществляться с помощью синхронизирующих импульсов, определенным образом сфазированных относительно сетевого напряжения и имеющих длительность 2п/3 (5А0, ^АО, %), • • •), п/3 ^АБ, $-АВ, • ”) или

п/6 (s,

AB1, AB2, JAC1,

).

Поэтапная разработка управляющей системы на базе ПЛИС предполагает: определение параллельно выполняемых логических и DSP-функций, каждая из которых

Рис. 2. Схемный файл проекта (top-level schematic file) в программной среде Quartus II

представлена на общей схеме (рис. 2) в виде отдельного блока; описание работы устройства с помощью языка VHDL; компиляцию и отладку проекта в среде Quartus II с последующей записью программы в так называемое конфигурационное ПЗУ. Полагается, что ШИМ-регулирование ведется на основе известного принципа сравнения управляющих и опорного сигналов. При этом формирование управляющих сигналов (sin(a), sin(b), sin(c)) происходит на выходе блока 1 в виде проекций задающего вектора на оси 3-фазной системы координат. С целью упрощения программы в блоке 1 использован стандартный генератор гармонических функций (IP-модуль NCO) с параметрами: тактовая частота — 1 МГц, разрядность — 16, способ организации — Small ROM. В раскрытом виде схема IP-модуля приведена на рис. За.

Показаны входы (Ipm constant 0, 1, 2) для кодового задания сдвига фаз управляющих сигналов (0, 2730, 1365). Изменение этих сигналов по уровню осуществляется с помощью масштабирующих звеньев (Ipm multO). Один из примеров получения гармонического сигнала в одной из фаз на выходе блока 1 приведен на рис. 3б.

Формирование опорного сигнала (saw) в блоке 2 осуществляется в режиме DSP-функций, выполняемых в обычных системах, как уже отмечалось, с помощью микропроцессора. Программа блока 2 приведена в листинге 1. В этом же режиме происходит работа блока 3 (comparator), осуществляющего сравнение указанных сигналов и выработку широтно-модулированных импульсов (fa, fb, fc). Необходимые для управления АВ синхронизирующие импульсы вырабатыва-

Й О--* iUI I ■ |l ' б'мк.'іД *|

Рис. 3. а) Схемный файл блока 1; б) окно параметризации IP-модуля NCO

s,r = s

15

16

s

s; s

s ; s

s

s

s

s

A 24

A 21

23

22

25

26

s

s

s

s

36

A 31

32 33

34

s

s

s

s

43

44

45

46

62 = s63 = s64 = 0

s

s

55 56

s

s; s

s ; s

s

s

C 72

C 73

71

74

s

s

86

jcjjsi

Гі* Me Ггсч

qj F*SP 1 h І паіі Ьіда.гй7

I ч 3(1 З

*101 ЛІ 0 я

чЗ

N«fci ІлВ*

ill

5*1

л

& i*D dbcfc

Й i> i 0

Ш яй«г_М

ж шЖ. G E*J4

н I* lU

n*FJ

i*T\ ЧУ*

.ж. 4L.ti

и, ЩИ.1 4_*C

л Q

u-r ID Ьл2

— .rt

* '■И

ft СІЖ *431

>M

<44

л* *>53 m

OIK a

V't 4> 101

vs lit'

I R u*

їй! 0 k '_i

4Я15*.

ЙІ O- 1 rl l«

<J1T2 fa

Ъ

HjlTi t

jj

taft— ?t^iw

!№■

■llEllvx L№1

ИЛИ

"ГИЗВИЕШТ-

п п п пл m п . mпп п г иЦсЛТ_П_~и~и~1Г~1) I I I—I—П__________ПЛ___ги......................

|п П п п і і і_і і ппппп пп m rum m_п_п___

И__-Л-Л . . 1__. .1. . .1. II - П—]~L П -ГU 11 II.......

j____і_____г_п__п_______гч___г т1 і і і и і т_п_п_п______л___l

“ — гн___гн_______п___п п п г і і_____і і і и і n п

П ПП'‘ Т 'І' 1 1 Iі 'I 1 .Г

Mill 1

..Л J1 ( 1 1 . i LLflJ

ПЛЛГП—I I—І— І—ІПРП П П П II г І І і I) п П П 1:1.1 I I П : П П П ПП...ППП П П П П . I

_ _ _ __ і—і—і

і—|(~1 ППП П М І І і І і М Г пп і—II—|Г

Рис. 4. а) Логический модуль в составе блока 5; б) окно временного анализатора (Classic Timing Analizer) в среде Quartus II

Рис. 5. Диаграммы работы МПЧ при X = 2п/3:

а) напряжение еА(1) и ток ^(1) сетевой фазы А; напряжение в контуре протекания тока еАф(1);

б) синхронизирующие импульсы

ются на выходах блока 4. В отличие от упомянутого блока 1 работа этой части схемы происходит на логической основе. При анализе программы (листинг 2) видно, что первичной информацией для выработки синхроимпульсов служат сигнатурные функции знака фазных (sg(eA), sg(eB), ...) и линейных (sg(eAB), sg(eAC), ...) напряжений сети. Основу системы управления составляет логический блок 5, предназначенный для выработки отпирающих импульсов U [9...1] в соответствии с уравнением (4). Структурно блок состоит из девяти (по числу силовых транзисторов) одинаково выполненных модулей, каждый из которых, согласно (4), реализует логическую функцию «2И-ИЛИ». Пример исполнения модуля показан на рис. 4а, а его программа приведена в листинге 3.

if clock’event and clock=T then incr:=freq*256+1; if (saw>1100000000 and sign=’0’) then sign:=not sign; z1:=not z1; z<=z1; end if;

if (saw<-1100000000 and sign=‘1’) then sign:=not sign; end if;

if sign=‘0’

then saw:=saw+incr; else saw:=saw-incr; end if;

saw_out<=saw; end if;

Листинг 1. VHDL-программа блока 2

if clock’event and clock=‘1’ then

v:=sg(eAB)&sg(eBC)&sg(eCA)&sg(eA)&sg(eB)&sg(eC);

case v is

when “101001”=>sCA2<=T '; sCB1<=‘0’; sCB<=‘1’; sCA<=‘0’;

when “101101”=>sAB1<=T ; sCA2<=‘0’; sCB<=‘1’; sCA<=‘0’;

when “001001”=>sCB1<=T ; sBA2<=‘0’; sCA<=‘1’; sBA<=‘0’;

when others=>null;

end case;

end if;

Листинг 2. VHDL-программа блока 4

if ((((^АВ=Т ог sAC=<1,) and z=<1,) ог ((sAB1=<1, ог sAB2=<1, ог sAC1=T ог sAC2=<1’)and z=<0’))and fa=<1,)

ог ((((sBA=<1, ог sCA=<1,) and z=T) ог ((sBA1=<1, ог sBA2=<1, ог sCA1=<1, ог sCA2=<1’)and z=<0’))and fa=<0’)) then и(1)<=‘1’; else и(1)<=‘0’; е^ if;

Листинг 3. VHDL-программа блока 5

Далее приводится описание работы системы в нескольких характерных для скалярного управления режимах.

Работа СУ на основе синусоидальной ШИМ с длительностью проводящего состояния ключей в схеме АВ X = 2п/3

Данный случай наиболее прост в реализации, так как соответствует работе виртуаль-

ного АВ в режиме неуправляемого выпрямителя. Это означает, что роль управляющих импульсов в схеме АВ могут выполнять синхронизирующие импульсы длительностью X = 2п/3, в связи с чем в универсальном уравнении (4) принимаем: 5А = 5А0, sB = sB0, ... $_с = 5_С0 (рис. 5б).

Полагается, что исходной формой задания управляющего воздействия на входе виртуального АИ служит вектор:

**а Л ї **/> Ль-> 5с **-а Уа > •*-/> Ль > **-с Лс'

= ^^с°ф^|)х

' 2 -1 -1 У/

-1 2 -1 X л

-1 -1 2 Л

(5)

где я = ехр(;'2ге/3) — угловой оператор 3-фазной системы; ю1 — круговая частота управляющего сигнала. Переход к скалярной форме задания в виде проекций вектора хя, хь, хс на координатные оси и последующее их сравнение с опорным сигналом хоп приведет к появлению на выходе блока широтно-модулированных импульсов управления ключами АИ:

(6)

Дальнейшее поступление указанных импульсов на входы логического блока 5 будет сопровождаться формированием отпирающих импульсов s1 = «[1]; S2 = и[2], ... s9 = и[9] (рис. 4б) и, соответственно, появлением в цепях нагрузки преобразователя 3-фазного выходного напряжения:

(7)

Полученные компьютерным моделированием кривые фазных напряжений и токов нагрузки приведены на рис. 6. Диаграммы иллюстрируют работу МПЧ в пусковом режиме на активно-индуктивную нагрузку с постоянной времени 0,065 с при частоте управляющего воздействия 150 Гц. Видно, что основные функции, связанные с регулированием напряжения и частоты, выполняет звено АИ, в то время как функции АВ сводятся к получению заданных значений напряжения питания на его выходе и коэффициента сдвига тока на сетевом входе [6]. На рис. 5, 6 видны достоинства и недостатки данного способа модуляции. Если к первым следует отнести высокое качество электроэнергии в выходной цепи преобразователя, то ко вторым — существенно несинусоидальную форму потребляемого из сети тока. Причина этого недостатка вытекает из ограниченной на уровне X = 2п/3 длительности проводящего состояния ключей в схеме АВ. Как известно, это приводит к появлению в кривой тока на сетевом входе мостовой схемы выпрямления нежелательных нулевых пауз длительностью п/3 (рис. 5а).

Работа СУ на основе модифицированной ШИМ с длительностью проводящего состояния ключей в схеме АВ X = п

Улучшить форму сетевого тока МПЧ в условиях скалярного управления позволяет алгоритм модифицированной синусоидальной ШИМ. Отличительный признак предлагаемой модификации состоит в чередующемся с тактовой частотой подключении выходной цепи АВ к двум соседним, сдвинутым на п/3 сетевым фазам [7]. Данный процесс может происходить при постоянной (режим ШИР) или меняющейся (режим ШИМ) длительности подключений. В последнем случае отыскание моментов переключений в схеме АВ может происходить аналогично тому, как это осуществляется в АИ, с той разницей, что управляющие сигналы хА, хВ, хС должны изменяться синхронно с напряжениями сетевых фаз и иметь форму, при которой в работе в каждый момент будут находиться лишь два ключа в мостовой схеме АВ (рис. 7б). Благодаря этим мерам работа ключей будет

происходить при X = п, в результате чего упомянутая нулевая пауза в кривой сетевого тока устраняется. В рассматриваемой системе переход к модифицированной синусоидальной ШИМ осуществляется изменением коэффициентов в логическом уравнении (4) по следующему закону:

•*11 = 5 23 = **35 = ^АВ +5Лс)Х2+^^ АВ2 +5ЛСг) Х^>

: ^36 = 01ВА+!!СА)Х2+(.!!ВЛ1+!1СА1+!1ВЛ2+!!СА2)Х^

(8)

•*11 = **23

•*12 = **24

•*41 = **53

•*42 = **54

•*71 “•*83

*95 (*Са"*"'*Св)Х2"К‘*С41"*"‘*С81"*"'*С42"*"'*СД2)Х2>

•*72 = 5 84 = >*96 = ^АС^Ве)Х2+(ХАа+'^ВС\+ХАС2+^ВС2)Хг-

где г = 0(1) — признак четности (нечетности) такта. Остальные коэффициенты в уравнении (4) следует приравнять к нулю. Необходимый для реализации уравнения (8) порядок выработки синхронизирующих импульсов sAB, sAB1, sAB2, ... для ключей АВ показан на рис. 7а. Для иллюстрации получаемого эффекта на рис. 7в-д приведены расчетные кривые ЭДС еАф, eBф, еСф в цепях протекания сетевых токов, а также сами токи 1А, ^, С в виде реакции активно-индуктивной цепи на указанную форму ЭДС. Для упрощения расчеты проведены при постоянной скважности управляющих импульсов. Видно, что, благодаря устранению нулевых пауз, кривые фазных токов приближаются к форме сетевых фазных напряжений, причем степень приближения возрастает по мере увеличения тактовой частоты переключений.

Заключение

Полученный в ходе данной работы опыт разработки матричного преобразователя частоты подтверждает техническую осуществимость и экономическую целесообразность однокристального исполнения управляющей системы МПЧ на основе ПЛИС последних поколений. Результаты показывают, что в наиболее простом скалярном исполнении без учета требований нагрузки данная система выполняется на основе 1500-2000 элементарных логических ячеек (ЭЛЯ), каждая из которых реализует логическую операцию «И-ИЛИ с памятью»,

Рис. 7. Диаграммы работы МПЧ в режиме модифицированной ШИМ при X = п:

а) напряжение ей(1) и ток ^(1) на выходе звена АВ;

б) синхронизирующие импульсы, а также кривые управляющих и опорного сигналов АВ; в—д) кривые 3-фазных напряжений и токов сетевого входа

в то время как ресурс популярной микросхемы ЕР3С5Е144 семейства Cyclone III составляет 5000 подобных ячеек при цене микросхемы $15-17 за штуку. Решающим фактором минимизации необходимого числа ЭЛЯ служит функциональная совместимость указанных ячеек с основным логическим уравнением (4). Эта особенность позволяет рассматривать указанную микросхему в качестве наиболее дешевого специализированного компонента управляющей части МПЧ в режиме скалярного управления. ■

Литература

1. Карташев Е., Колпаков А. Базовые принципы проектирования матричных конверторов // Силовая электроника. 2009. № 5.

2. Потехин Д. С., Тарасов И. Е. Разработка систем цифровой обработки информации на базе ПЛИС. М.: Горячая линия - Телеком, 2007.

3. Cyclone-3. Device Handbook, Altera. San Jose. 2010. (Техническое описание.)

4. Alesina A., Venturini M. Analisys and Design of Optimum-Amplitude Nine-Switch Direct AC-AC Converters // IEE Transactions on Power Electronics. 1989, Vol. 4. Januare, № 1.

5. Huber L., Borojevic D. Analisys, Design and Implementation of Space Vector Modulator for Forced Commulated Cycloconverter // IEE proceedings-B. 1992, Vol. 139, № 2.

6. Сидоров С. Матричный преобразователь частоты — объект скалярного управления // Силовая электроника. 2009. № 3.

7. Пат. РФ № 2395891. Способ скалярного управления матричным преобразователем частоты / Сидоров С. Н. // Опубл. в БИ. 2010. № 21.