Обзор микроконтроллеров и микропроцессоров семейства SuperH компании Renesas Technology Текст научной статьи по специальности «Компьютерные и информационные науки»

Обзор микроконтроллеров

и микропроцессоров семейства SuperH

компании Renesas Technology

Дмитрий КОЛГАНОВ

Созданная в апреле 2003 года в результате слияния подразделений Hitachi Ltd. и Mitsubishi Electric Corporation компания Renesas так сформулировала свое отношение к бизнесу: «Renesas Technology обеспечивает постоянную уверенность, комфорт и помогает людям исполнять свои мечты, предоставляя им выгоды высоких технологий во всех сферах их деятельности».

Введение

Renesas Technology специализируется на производстве микроконтроллеров, в том числе с Flash ПЗУ, микросхем памяти SRAM, EEPROM, чипов смарт-карт, так называемых «систем в корпусе» (микросборок, System in Package) и многих других изделий. Объединение таких известных компаний под маркой Renesas позволило фирме стать одним из крупнейших производителей микроконтроллеров.

Полупроводниковое производство компании претерпевало следующие изменения:

• были расширены линейки продукции, в том числе развитие получили младшие бюджетные микроконтроллеры;

• сократилось время выхода новых изделий на рынок;

• увеличились производственные мощности, включая наиболее высокотехнологичное производство пластин;

• улучшилось качество технической поддержки потребителей.

Правильный выбор микроконтроллера для конкретного приложения во многом определяет успех и быстроту выполнения проекта, поэтому компания Renesas Technology предлагает широкий выбор микросхем с различными техническими характеристиками, что позволяет использовать их в электронной аппаратуре практически в любой сфере деятельности человека. Необходимо отметить высокое качество микроконтроллеров Renesas, большой срок их службы, а также высокую надежность, что позволяет использовать эти приборы не только в бытовой и офисной аппаратуре, но и в промышленной электронике. Высокое качество продукции обеспечивается за счет контроля на каждом технологическом этапе.

Главная задача статьи — это ознакомление российских разработчиков с основными особенностями, структурой, составом семейст-

ва SuperH, а также инструментарием для разработки и отладки устройств, и, наконец, — с тенденциями развития семейства микросхем с архитектурой SuperH.

Одними из самых популярных микросхем Renesas Technology являются микроконтроллеры с динамично развивающейся и хорошо себя зарекомендовавшей архитектурой SuperH (рис. 1). Устройства, построенные на базе архитектуры SuperH, представляют собой 32-битные высокопроизводительные RISC-микроконтроллеры.

Тщательно продуманная архитектура 8ирегН отвечает основным современным концепциям развития микроконтроллеров. Она характеризуется:

• высокой производительностью;

• совместимостью программ «снизу вверх»;

• высокой эффективностью (плотностью) кода;

• сниженным энергопотреблением и наличием режимов энергосбережения;

• производством при помощи передовых полупроводниковых технологий.

Основные концепции ^Ч\ Основные характеристики N.

aufjcrn / семейства микросхем \

архитектуры: \ RISC engine / БирегН: \

✓ высокая производительность \ множество линеек продуктов \

«снизу вверх» * высокая интеграция \

\ * высокая плотность кода с расширенными

\ ✓ сниженное энергопотребление S' функциями периферии |

передовая технология // Области применения: \Д ^ встроенная РІа5Їі-память

автомобильные системы \\ ' привлекательная цена

— —✓ потребительская электроника \\ ^ широкое, непрерывное, /

развивающееся семейство /

коммуникационное | \

оборудование

\ V промышленные системы

управления

\ V оснащение офиса /

\ ✓ ... и многое другое /

Рис. 1. Основные концепции, характеристики и области применения семейства микросхем SuperH

Семейство микроконтроллеров, выполненных на основе архитектуры SuperH, состоит из множества линеек микросхем с различными конфигурациями ЦПУ и сочетанием периферийных модулей. Это позволяет упростить конструкцию разрабатываемого устройства за счет уменьшения числа компонентов обвязки микроконтроллера. Результатом является снижение себестоимости изделия, а также снижение затрат на его разработку и производство. Следует также отметить, что микросхемы семейства SuperH обладают хорошим соотношением цена/производительность/периферия, что упрощает их использование в новых проектах.

Обзор микросхем с архитектурой SuperH

Первоочередной задачей при проектировании любого электронного устройства является как можно более близкий к оптимальному выбор конфигурации ядра микроконтроллера (или микропроцессора).

На рис. 2 представлены основные линейки микросхем архитектуры SuperH и указано направление их развития. Основой для них стали чипы серии SH-1. Сегодня сформировались два направления развития ядра, связанные с оптимизацией использования вычислительных устройств в разных областях применения. Одним из направлений развития являются линейки с ядром SH-2 и более мощным SH-2A. Микроконтроллеры этого направления оптимизированы для применения в приложениях, где требуется обработка больших массивов данных, а также реакция на внешние события в реальном времени. (Основное внимание в статье будет уделено именно этим двум вариантам ядра, остальным же будет дана лишь краткая характеристика.)

Представителями другого направления являются серии SH-3, SH-4 и их варианты с более мощным процессорным ядром SH-4A. Микропроцессоры, входящие в эти серии, в первую очередь предназначены для применения в мобильных устройствах, сетевых системах и других приложениях, требующих высокоскоростной обработки данных.

Для упрощения рисунка на нем не показаны существующие серии SH2-DSP и SH3-DSP. Эти реализации ядра специально предназначены для использования в мультимедийных устройствах и коммуникационных приложениях, требующих цифровой обработки сигналов. Вспомним и микроконтроллеры серии SH7710/2 (ядро SH3-DSP) с двумя Ethernet каналами, так как они прекрасно подходят для устройств, использующих сети Ethernet в качестве среды передачи.

Одной из основных характеристик того или иного микропроцессора или микроконтроллера является его производительность. В таблице 1 показана максимальная производительность устройств в каждой линейке.

Таблица 1. Максимальная производительность устройств в каждой линейке

Ядро Производитель- ность*/частота Ядро Производитель- ность*/частота

SH-1 10 MIPS/20 МГц SH-3 260 MIPS/200 МГц

SH-2 130 MIPS/100 МГц SH-4 430 MIPS/240 МГц

SH-2A 360 MIPS/200 МГц SH-4A развитие ядра 720 MIPS/400 МГц 1080 MIPS/600 МГц

Производительность измерена при помощи тестовой программы Dhrystone.

Совместимость и плотность кода программ

Основными достоинствами ядер SH являются совместимость «снизу вверх» программного кода и его высокая плотность при заданной производительности.

Как показано на рис. 3, различные реализации архитектуры SH полностью совместимы «снизу вверх», то есть микросхемы со старшим ядром включают все команды ядра младшего. Данное свойство архитектуры SuperH можно назвать принципом «матрешки». В этой «матрешке» микросхемы со старшим ядром отличаются большим уровнем производительности и набором периферии, предназначенным для применения в различных устройствах, и поэтому у них более широкий набор инструкций. Это неоспоримое

преимущество позволяет экономить силы и финансовые средства, а также ускорить время разработки новых устройств и систем или редизайн существующих.

Еще одним достоинством архитектуры является на 33% более плотный код. Повышенная плотность кода достигается тем, что в архитектуре 8ирегН используются фиксированные по длине 16-битные инструкции (рис. 4), в отличие от традиционных 32-битных ИБС архитектур, использующих команды полной длины.

Д

32-битные инструкции &

Рис. 4. В архитектуре SuperH используются 16-бит инструкции, поэтому объем скомпилированного кода на33% меньше

Использование 16-битных инструкций увеличивает пропускную способность шины в два раза, а также повышает эффективность кэш-памяти почти на 40%, что в свою очередь положительным образом сказывается на быстродействии.

Низкое энергопотребление и современные технологии

Другие ключевые концепции архитектуры — это довольно малое энергопотребление устройств за счет использования современных технологий. Как правило, встраиваемые системы требуют, чтобы процессор функционировал на высокой тактовой частоте для достижения требуемой производительности. Однако в некоторых приложениях, чувствительных к уровню потребляемой

Рис. 3. Принцип «матрешки» архитектуры SuperH дает возможность легко повышать производительность и функциональность устройств

Серия Ядро Объем внутренней памяти б К Производи- Fc, МГц Vcc, В Аппаратный DMAC,

Флэш ПЗУ ОЗУ кэш MIPS битжбит каналов

SH70834 SH-2 256 16 104 80 3,0-5,5 32x32 V V

SH70844 SH-2 256 16 104 80 3,0-5,5 32x32 V V

SH70854 SH-2 256 16 104 80 3,0-5,5 32x32 V V

SH70855 SH-2 512 32 104 80 3,0-5,5 32x32 V V

SH70865 SH-2 512 32 104 80 3,0-5,5 32x32 V V

SH7144 SH-2 без ПЗУ/256 65 50 3,0-3,6 32x32 V V

SH7145 SH-2 без ПЗУ/256 65 50 3,0-3,6 32x32 V V

SH7146 SH-2 256 104 80 4,0-5,5 32x32 V V

SH7147 SH-2 256 12 ТУ 64 ТУ 32x32 ТУ V V

SH7149 SH-2 256 104 80 4,0-5,5 32x32 V V

SH7618 SH-2 без ПЗУ ~ 100 3,0-3,6 32x32 2(Е) V

SH7619 SH-2 без ПЗУ 16 16 163 125 3,0-3,6 32x32 4+2(Е) V

SH7201 SH-2A без ПЗУ 32 288 120 ТУ 32x32 ТУ V

SH7203 SH-2A без ПЗУ 16+16 ТУ ТУ 200 ТУ 32x32 ТУ V V

SH7206 SH-2A без ПЗУ 128 16 360 200 3,0-3,6 32x32 8 V

SH7211 SH-2A 512 32 ТУ 160 3,0-3,6 32x32 8 V

SH7124 SH-2 Tiny 64/128 8 65 50 4,5-5,5 32x32

SH7125 SH-2 Tiny 64/128 8 65 50 4,5-5,5 32x32

Принятые в таблице сокращения:

DMAC Direct Memory Access Controller Контроллер ПДП

DTC Data Transfer Controller Контроллер обмена данными

BSC Bus State Controller Контроллер внешней памяти

FPU Floating Point Unit Модуль обработки чисел с плавающей точкой

MTU Multi-function Timer pulse Unit Модуль 16-битных таймеров,

состоящий из 5 таймеров

MTU2 Multi-function Timer pulse Unit 2 Модуль 16-битных таймеров, состоящий из 6 таймеров

MTU2S Multi-function Timer pulse Unit 2S Модуль 16-битных таймеров, состоящий из 3 таймеров

CMT Compare Match Timer Таймер интервалов времени

RTC Real Time Clock Часы реального времени

WDT WatchDog Timer Сторожевой таймер

от источника питания мощности, не все микросхемы могут использоваться, так как энергопотребление чрезмерно высоко. Чрезмерное рассеивание тепловой энергии требует применения дорогостоящих теплоотводящих систем и, кроме того, серьезно снижает время работы автономных устройств с батарейным питанием и отрицательно сказывается как на надежности электронного устройства, так и на его долговечности.

Инженеры компании Renesas Technology тщательно подошли к разработке конструкции микроконтроллеров и микропроцессоров архитектуры SuperH и сумели достичь хорошего соотношения между производительностью и потребляемой мощностью. Чипы изготавливаются на основе низкопотребляющей субмикронной технологии КМОП, и потому могут работать при низких напряжениях питания.

Для снижения общего энергопотребления микросхемы снабжены программно-управляемыми механизмами подстройки активности системы. Примером могут служить режимы пониженного потребления standby и sleep, возможность управления частотой тактового генератора, селективное отключение не использующихся периферийных модулей.

При разработке устройств на базе микросхем SuperH вы получаете преимущества от использования передовых технологий компании Renesas — это, например, субмикрон-ная технология производства пластин, усовершенствованная технология производства флэш-памяти, объединение на одном чипе комплекса периферийных модулей и устройств, содержащих IP-блоки.

Набор аппаратных и программных инструментов разработки и отладки (рис. 5) поз-

воляет добиться высокой эффективности проектирования и снизить время вывода вашего изделия на рынок. В число этих инст-

рументов входят оценочные наборы, интегрированная среда разработки и отладки ПО, комплекс программных инструментов (ком-

Интерфейс связи с компьютером *■■■■■■■■■■

Эмулятор Е6000Н

USB адаптер

Персональный компьютер с ПО (Windows98/NT/Me/2000/ХР)

, HDI/HEW

О

PCI карта

PCMCIA карта

— QFP-гип

— специальный тип разъема

Ри. 5. Пример программно-аппаратного комплекса разработчика, включающего полноскоростной эмулятор Е6000

Таймеры АЦП ЦАП Последовательные интерфейсы, кол-во каналов Ethernet Количество Количество Количество

MTU MTU2 MTU2S CMT RTC WDT I2C SCI SSU SCIF CAN +Hif прерываний портов В/В корпусі!

V V V V 8x10 бит 73 100

V V V V 8x10 бит 84 112

V V V V 8x10 бит 108 144

V V V V 8x10 бит 108 144

V V V V 16x10 бит 134 176

V V V 8x10 бит 82 112

V V V 8x10 бит 106 144

V V V V 12x10 бит 57 80

V V V 16x12 бит ТУ ТУ 100

V V V 12x10 бит 75 100

V V 78 176

V V 78 176

V V 8x12 бит ТУ ТУ ТУ 176

V V V V ТУ ТУ «host» ТУ ТУ 240

V V V V 8x10 бит 2x8 бит 17 79 176

V V V V 8x12 бит 2x8 бит 1 4 ТУ ТУ 144

V V V 8x10 бит 3 4 31 48

V V V 8x10 бит 3 5 45 64

Принятые в таблице сокращения: ТУ — значение параметра требует уточнения

HIF Host InterFace Контроллер «мастер» интерфейса Микроконтроллеры в строках, помеченных желтым цветом, находятся в разработке.

SCI Serial Communication Interface Последовательный интерфейс Значения параметров приведены только с ознакомительной целью

SCIF Serial Communication Interface Последовательный интерфейс и могут измениться.

with FIFO с буфером FIFO

SSU Synchronous Serial Communication Unit Модуль синхронного последовательного Микроконтроллеры могут выпускаться в версиях: с Флэш ПЗУ,

интерфейса (аналог SPI) с масочным ПЗУ и без внутреннего ПЗУ.

пилятор, линкер, оптимизатор, ассемблер, преобразователь форматов, набор стандартных библиотек и др.), программаторы.

High-performance Embedded Workshop (HEW) (рис. 6) — интегрированная среда разработки ПО (IDE) — универсальна для всех микроконтроллеров компании Renesas Technology и содержит менеджер проектов, редактор, генератор начального кода и подключаемый программный модуль, включающий компилятор, линкер и др. (модуль для микросхем различной архитектуры свой).

Состав семейств SH

Как видно на карте семейств микроконтроллеров SuperH (рис. 7), развитие линеек происходит по трем основным направлениям. Первое — это различные варианты кристаллов с ядром SH-2, отличающиеся производительностью, объемом памяти, набором периферии.

Особый интерес представляет линейка микроконтроллеров SH708x с самой быстрой флэш-памятью. Микроконтроллеры могут работать на частоте 80 МГц, то есть минимальное время доступа к памяти составляет всего 12,5 нс. Еще одна из примечательных линеек — микросхемы серий SH7618/SH7619 с контроллером Ethernet. В этих микросхемах использован оригинальный интерфейс 16-битной шины, обеспечивающий обмен данными между шиной и ОЗУ. Кроме того, готовится к выпуску микроконтроллер SH7147, имеющий встроенный быстродействующий 12-битный АЦП, позволяющий более простыми средствами решать задачи управления различными процессами с обратной связью в реальном времени.

Второе направление — это микросхемы серии вН-Тту — в меньших корпусах, с сокращенной периферией, памятью и, соответственно, более дешевые. Эти микроконтроллеры удобны для применения в небольших системах, где, например, требуется управление электродвигателями в реальном времени, в частности, для использования в бытовой и офисной технике.

Третье направление — наиболее перспективное и динамично развивающееся. Линейка 8Н-2А отличается высокой производительностью, богатым набором периферии, в том числе и коммуникационной. Это дает возможность применять эти микросхемы в различных промышленных системах, робототехнике и т. п. В планах развития этой линейки в первую очередь стоит создание чипов с двухъядерной архитектурой, расширение

коммуникационных возможностей, а также создание микросхем с большими объемами памяти,

В таблице 2 приведены основные характеристики микроконтроллеров семейств SH-2, SH-2A и SH-2 Tiny.

Особенности ядра SH-2

Ядро SH-2 построено на основе гарвардской архитектуры с непрерывным адресным пространством 4 Гб и явилось логическим продолжением начального ядра SH-1. В своем составе SH-2 имеет 1б регистров длиной 32 бита, а также аппаратный модуль умножения, операндами которого выступают 32-битные данные, результат же имеет длину б4 бит, Процесс вычислений модуля происходит за 2-4 машинных цикла,

SuperH’

Микроконтроллеры

Состав семейств SH-2, SH-2A

* статус продуктов может измениться, последнюю информацию смотрите на сайте

Рис. 7. Состав семейств микроконтроллеров SuperH

ЦПУ SH-2 ПЗУ ОЗУ

Умножитель 32 бита BSC

MTU2 DTC

MTU2S DMAC

СМТ INTC

WDT SSCU

АЦП SCI

H-UDI 12С

AUD CPG

ПОРТЫ В/В

SH-2A ЦПУ

Основные регистры Регистры

Системные регистры Банки регистров

5-уровенвый конвейер: Супервычислительная архитектура (Выбираются и выполняются ДВЕ инструкции одновременно)

Модуль умножения с накоплением Встроенная КЭШ-память

Тактовая

частота

Шина ЦПУ загрузки команд

Шина ЦПУ загрузки данных

Рис. S. Обобщенный состав ядра SH-2

На рис. 8 показан обобщенный состав кристалла с ядром SH-2. Разные микросхемы содержат различный состав внутренних устройств. Основными принципами выбора набора внутренних устройств являются максимально возможная разгрузка ЦПУ, уменьшение числа внешних компонентов при сохранении достаточно высокой гибкости микросхемы.

Желтым цветом обозначены таймеры и таймерные модули. Таймерные модули MTU2 и MTU2S специально разработаны для управления различными электродвигателями, но они также могут работать как обычные таймеры. Модуль MTU2 включает 6 таймеров (16-битных), а MTU2S — 3 таймера. Модуль CMT состоит из двух каналов 16-битных таймеров, синхронизируемых от 4 внутренних источников.

Синим цветом обозначены последовательные интерфейсы, такие как I2C, SCI (аналог SPI) и модуль синхронного последовательного интерфейса SSCU.

В состав кристаллов SH-2 для облегчения отладки устройств входят высокопроизводительный интерфейс отладки (H-UDI) и расширенный модуль отладки (AUD), обозначенные фиолетовым цветом.

С целью разгрузки ЦПУ в чип встроены контроллеры различного назначения. В частности, INTC — контроллер прерываний, BSC — контроллер шины, для доступа к внешним микросхемам памяти, контроллер ПДП (DMAC) и контроллер обмена данными (DTC).

Набор команд и режимы адресации были разработаны с учетом максимального облегчения программирования на языке высокого уровня Си. При работе используются 11 режимов адресации. В составе имеются абсолютный, относительный и косвенный режимы. Также для того чтобы обеспечить непрерывность работы конвейера обработки команд, в состав набора инструкций введены команды условного перехода с циклом

Рис. 9. Структура ЦПУ SH-2A

ожидания. Пятиуровневая конвейеризация обработки команд — довольно сложный процесс, и при работе конвейера возможен его останов по ряду причин. Компилятор для кристаллов с архитектурой SuperH оптимизирует программный код для минимизации остановов конвейера.

SH-2A развитие ядра SH-2

Дальнейшее развитие ядра SH-2 направлено на повышение производительности ЦПУ, увеличение тактовой частоты, оптимизацию программного кода.

ЦП SH-2A (рис. 9), так же как и SH-2, построен на основе гарвардской архитектуры с общим адресным пространством 4 Гб. Так же, как и в SH-2, используется пятиуровневый конвейер обработки команд, однако за один машинный цикл загружается и обрабатывается не одна инструкция, а две. Дополнительно к набору 16-битных инструкций добавлены 32-битные. Помимо обычного умножения, возможно умножение с накоплением результатов. Надо отметить, что хотя ядро SH-2A не имеет полноценных функций цифровой обработки, наличие умножителя с накоплением результатов (MAC) значительно упрощает обработку данных, повышая тем самым производительность. Для увеличения скорости обработки данных во многих микросхемах с ядром SH-2A встроен модуль обработки чисел с плавающей запятой (FPU), что в свою очередь также увеличивает общую производительность.

Улучшение произошло и при обработке прерываний. Время перехода к программе обработки прерывания происходит за 6 циклов ЦПУ против 37 в SH-2. Сокращение времени достигнуто посредством объединения 19 основных регистров в банк и автоматиче-скоя запоминания их в стеке в случае возникновения прерывания.

Наличие в ядре встроенной кэш-памяти увеличивает скорость обработки данных. Встроенный кэш разделен на память данных и команд, и внутри каждая из них ассоциативно разделена на 4 банка. Глубина каждого банка 128 линий, а в каждой линии ввода помещаются 4x32 информационных бита.

Благодаря всем перечисленным достоинствам ядро SH-2A названо супервычислитель-ным. На рис. 10 (диаграммах 1, 2, 3) продемонстрировано улучшение характеристик ЦПУ SH-2A в сравнении с SH-2.

Заключение

Архитектура SuperH не только востребована у мировых производителей электроники, но в некоторых областях является стандартом де-факто. В частности, чипы семейства SH-Mobile использованы более чем в 200 моделях мобильных телефонов, а на базе МП SH-4 и SH-4A построена большая часть автомобильных навигационных систем. Так же как и старшие семейства, SH-2 и SH-2A активно используются в различных устройствах и системах, например в бытовой технике, системах вентиляции и кондиционирования и т. п. Ас появлением более дешевых микросхем линейки SH-Tiny интерес к семейству SuperH заметно возрос. Высокая производительность, хороший объем памяти, отличный набор периферии и развитые коммуникационные возможности делают эти микроконтроллеры незаменимыми как в бытовых системах и офисном оснащении, так и в промышленных системах для управления производственными процессами.

Дополнительную информацию по продукции Renesas Technology можно получить на сайте ht tp:/ /eu.renesas.c om. У вас есть возможность пройти обучение на интерактивных курсах и оценить возможности микросхем в виртуальной лаборатории, для этого необходимо зарегистрироваться на сайте ww w.renesasinteractive.c om. ■

И і 1-°°-

SH-2A

SH-2 SH-2A SH-2A 50 Мгц 160 МГц 200 МГц

Рис. 10. Диаграммы, демонстрирующие улучшение характеристик ЦПУ БН-2А в сравнении с БН-2 а) Размер программного кода; б) Время реакции на прерывание; в) Производительность