CC BY
34
ФИЗИКО-МАТЕМАТИЧЕСКИЕ НАУКИ
«Наука. Инновации. Технологии», №1, 2017
удк 681.3 Бережной В.В. [Berezhnoy V.V.]
Нагорнов H.H. [Nagomov N.N.]
ОБОСНОВАНИЕ ВЫБОРА ВЕЛИЧИН МОДУЛЕЙ ДЛЯ ПРОЦЕССОРОВ В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ
The rationale selection of the modules values for processors in the system of residual classes
Рассмотрены наборы систем модулей для 32-х и 64-х разрядных процессоров в системе остаточных классов (СОК). Проведено обоснование критериев выбора величин модулей: минимум аппаратурных затрат при табличной реализации процессора СОК; минимум аппаратурных затрат при реализации процессора СОК в двоичной логике; однотипность модульных каналов. Предложены различные системы модулей в количестве 25 наборов для 32-х и 22 наборов для 64-х разрядных процессоров. Выполнены исследования для определения эффективности использования всех рассматриваемых наборов систем модулей по каждому из критериев. Представлен анализ результатов и выбраны оптимальные в соответствии с используемыми критериями системы модулей для рассматриваемых типов процессоров.
Considered the set systems of modules for 32-bit and 64-bit processors in the residue number system (RNS). Conducted the substantiation of the selection criteria values of the modules: with a minimum of hardware expenses tabular implementation of RNS processor, minimum hardware expenses in the implementation of RNS processor in binary logic; the same type of module channels. Considered various systems of modules in the amount of 25 sets for 32bit and 22 sets for 64-bit processors. Conducted investigations to determine the effectiveness of the use of all sets under consideration systems of modules in terms of each of the criteria. Presents the analysis of the results and selected the best according criteria the systems of modules for each of the processors.
Ключевые слова: система остаточных классов, критерии выбора величин модулей, процессор системы остаточных классов, системы оснований.
Key words: residue number system, the selection criteria values of the modules, the processor of the system of residual classes, system basis.
ВВЕДЕНИЕ
Система остаточных классов (СОК) представляет число А остатками от деления «ь а2.....а„на взаимно-простые модули (основания) рг
Р.-.....Р,: [!]•
Операция получения остатка (вычета) а, от числа А по модулю р, определяется правилом
\/AeZ: А <г>А-
1 >Pi
А_ Pi
■Pi
где 7. - множество целых чисел;
[•] - операция целочисленного деления.
Величина вычетов а, по modр, представляет число в интервале [ О, р1. -1 ]. В результате такого представления процессор оперирует малоразрядными остатками, обрабатываемыми параллельными модульными вычислительными каналами.
СОК, обладая максимальным уровнем внутреннего параллелизма, повышает быстродействие выполнения арифметических операций, обеспечивает независимость параллельной обработки по модулям системы счисления, что в итоге приводит к существенному увеличению производительности процессора.
Диапазон представимых в СОК чисел определяется произведением взаимно-простых оснований Р = р1- р2---р ■ Поэтому для перекрытия необходимого диапазона Р следует выбрать такой набор оснований, произведение которых равно или незначительно превышает величину Р. Современные процессоры, функционирующие в позиционной системе счисления имеют разрядность, кратную степени 2, обычно 32 или 64 разряда. Перекрываемый ими диапазон представления чисел составляет соответственно Р32= 232~ 4,29 х /()'' = 4,29Е + 9, Р = 264~ 1,84 х Ю19 = 1,84Е + 19.
' ' 64 ' '
В своих исследованиях будем опираться на данные величины диапазонов представления чисел, т.к. основная роль вычислительных устройств в СОК - выполнять функции сопроцессоров к позиционным процессорам в тех операциях и функциях, которые дают существенный выигрыш в быстродействии перед позиционной системой счисления [1].
В современных исследованиях не рассматриваются вопросы выбора наборов модулей для процессоров, функционирующих в СОК. В [2] приведены величины наборов модулей для реально разработанных в 60-70-е года прошлого века ЭВМ Т-340А, К-340А, «Алмаз», 5Э53, но не сказано чем обосновывался выбор данных модулей. В ряде статей, например [3] проводится анализ модулей специального вида {2п-1, 22, 2" '}. которые имеют преимущества в выполнении модульных операций по сравнению с произвольными наборами взаимно-простых оснований, но, как правило, трех модулей недостаточно для одновременного перекрытия больших диапазонов представления чисел и обеспечения отказоустойчивости [4] процессора СОК.
В данной статье авторы предлагают свое видение на вопрос обоснования выбора величин модулей для 32-х и 64-х разрядных процессоров, функционирующих в СОК.
МАТЕРИАЛЫ И МЕТОДЫ ИССЛЕДОВАНИЙ
Рассмотрим возможные подходы к определению и выбору величин модулей СОК отдельно для 32-х разрядного и 64-х разрядного процессоров, т.к. существенно различные диапазоны представления чисел могут вносить свои коррективы в выбор оснований для системы остаточных классов.
Таблица 1. СИСТЕМЫ ОСНОВАНИЙ СОК ДЛЯ ДИАПАЗОНА 232
Номер набора Р, Р2 Рз Р4 Р5 Рб Р, Рз Рз Р, 0 Разрядность в табличной реализации Разрядность в двоичной реализации Кодируемый диапазон
1. 2(1) 3(2) 5(3) 7(3) 11(4) 13(4) 17(5) 19(5) 23(5) 29(5) 129 37 6.47Е+09
2. 3(2) 5(3) 7(3) 11(4) 13(4) 17(5) 19(5) 23(5) 29(5) 31(5) 158 41 1Е+11
3. 5(3) 7(3) 11(4) 13(4) 17(5) 19(5) 23(5) 29(5) 31(5) 155 39 3.34Е+10
4. 7(3) 11(4) 13(4) 17(5) 19(5) 23(5) 29(5) 31(5) 150 36 6.69Е+09
5. 11(4) 13(4) 17(5) 19(5) 23(5) 29(5) 31(5) 37(6) 180 39 3.53Е+10
6. 13(4) 17(5) 19(5) 23(5) 29(5) 31(5) 37(6) 41(6) 210 41 1.32Е+11
7. 17(5) 19(5) 23(5) 29(5) 31(5) 37(6) 41(6) 197 37 1.01Е+10
8. 19(5) 23(5) 29(5) 31(5) 37(6) 41(6) 43(6) 223 38 2.56Е+10
9. 23(5) 29(5) 31(5) 37(6) 41(6) 43(6) 47(6) 251 39 6.34Е+10
10. 29(5) 31(5) 37(6) 41(6) 43(6) 47(6) 53(6) 281 40 1.46Е+11
11. 31(5) 37(6) 41(6) 43(6) 47(6) 53(6) 252 35 5.04Е+09
12. 37(6) 41(6) 43(6) 47(6) 53(6) 59(6) 280 36 9.59Е+09
13. 41(6) 43(6) 47(6) 53(6) 59(6) 61(6) 304 36 1.58Е+10
14. 43(6) 47(6) 53(6) 59(6) 61(6) 67(7) 330 37 2.58Е+10
15. 47(6) 53(6) 59(6) 61(6) 67(7) 71(7) 358 38 4.26Е+10
16. 53(6) 59(6) 61(6) 67(7) 71(7) 73(7) 384 39 6.62Е+10
17. 59(7) 61(7) 67(7) 71(7) 73(7) 79(7) 410 40 9.87Е+10
18. 61(6) 67(7) 71(7) 73(7) 79(7) 83(7) 434 41 1.39Е+11
19. 67(7) 71(7) 73(7) 79(7) 83(7) 89(7) 462 42 2.03Е+11
20. 71(7) 73(7) 79(7) 83(7) 89(7) 97(7) 492 42 2.93Е+11
21. 73(7) 79(7) 83(7) 89(7) 97(7) 101(7) 522 42 4.17Е+11
22. 79(7) 83(7) 89(7) 97(7) 101(7) 449 35 5.72Е+09
23. 83(7) 89(7) 97(7) 101(7) 103(7) 473 35 7.45Е+09
24. 89(7) 97(7) 101(7) 103(7) 107(7)_497 35 9,61 Е+09
25. 97(7) 101(7) 103(7) 107(7) 109(7)_517 35 1.18Е+10
ИССЛЕДОВАНИЯ
ДЛЯ 32-Х РАЗРЯДНОГО ПРОЦЕССОРА
Для выполнения арифметических операций над числами в 32-х разрядном двоичном диапазоне необходимо подобрать взаимно-простые числа (модули СОК), произведение которых обеспечило бы перекрытие диапазона представления чисел 232 ~ 4,29 х 109 = 4,29Е + 9.
Однако выбор произвольных модулей не всегда будет удовлетворять требованию минимизации аппаратурных затрат и технологичности проектирования модульных каналов. В связи с вышесказанным произведём подбор модулей и анализ полученной системы остаточных классов по следующим критериям:
1. Минимум аппаратурных затрат при табличной реализации процессора СОК. Данный критерий оценивается суммарной разрядностью выбранных оснований СОК при табличной организации вычислений [2, 4].
2. Минимум аппаратурных затрат при реализации процессора СОК в двоичной логике. Данный критерий оценивается суммарной разрядностью выбранных оснований СОК при их представлении в двоичной системе счисления.
3. Однотипность модульных каналов. Оценка данного критерия производится сравниванием наименьшей и наибольшей разрядности модулей, составляющих систему оснований. Чем меньше отличия в разрядности модулей, тем более технологичным и однотипным будет процесс реализации модульных каналов [5].
Выбор оснований осуществлялся таким образом, чтобы можно было однозначно закодировать любое число в диапазоне 232 ~ 4,29 х 109 = 4,29Е + 9. То есть произведение величин модулей не должно быть меньше данного диапазона и, по возможности, минимально его превышать. Значительное превышение диапазона 232 приводит к существенному увеличению аппаратурных затрат.
Системы оснований для 32-разрядного диапазона представлены в таблице 1, которая содержит 25 наборов оснований [6]. Первый набор составлялся по возрастанию взаимно-простых чисел, начиная с числа 2. Второй набор и далее подбирались по следующему алгоритму: удаляется наименьшее основание и, если набор перестает покрывать необходимый диапазон, добавляется новое основание, превышающее последнее основание на минимальную величину. Общим требованием к такому подбору являлась взаимная простота системы оснований. Результаты данного моделирования представлены в таблице 1.
Здесь в столбцах, соответствующих модулям СОК рг р2,...,рт представлены само основание и разрядность его реализации в двоичной системе счисления (число в скобках). Разрядность табличной реализации определяется суммой величин самих оснований [4], а разрядность двоичной реализации определяется суммой разрядности оснований в двоичной системе счисления (чисел в скобках).
По данным, представленным в таблице построим диаграммы табличной и двоичной реализации, а также величины кодируемого диапазона для всех наборов оснований (рис. 1-3).
№1, 2017 ФИЗИКО-МАТЕМАТИЧЕСКИЕ НАУКИ 11
600 500
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 Рис. 1. Диаграмма разрядности табличной реализации.
42
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25
Рис. 2. Диаграмма разрядности двоичной реализации.
4.04Е + 11 3:54Е +11 3.04Е + 11 2.54Е + 11 2104Е + 11
1.54Е + 11_ _ _ _
1.04Е + 11_ _■_I_■ _ _
4.29Е +09__|и_и1_и1| -----■ ■ I I I , , , -------
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25
Рис. 3.
Диаграмма величины кодируемого диапазона.
ИССЛЕДОВАНИЯ
ДЛЯ 64-х РАЗРЯДНОГО ПРОЦЕССОРА
Проведем исследования систем оснований перекрывающих диапазон 264 ~ 1,84 х 1019 = 1,84Е + 19. Подход к определению величин оснований оставим то же, что и для 32-х разрядного процессора с некоторым ограничением величины основания. Выбор основания ограничим значением 127, таким образом, чтобы двоичная реализация модульного канала не превышала 7 разрядов. В результате предложены 22 наборов систем оснований, представленных в таблице 2.
Представим аналогичные диаграммы табличной и двоичной реализации, а также величины кодируемого диапазона для всех наборов оснований (рис. 4-6).
1200 1000
I .............
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 Рис. 4. Диаграмма разрядности табличной реализации.
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22
Рис. 5. Диаграмма разрядности двоичной реализации.
Таблица 2. СИСТЕМЫ ОСНОВАНИЙ СОК ДЛЯ ДИАПАЗОНА 264
р1 Р2 Рз р, Р5 Рб Р, Рз Рз Р, 0 Р„ Р12 Р, 3 Р14 Р15 Р,« Табличная реализация Двоичная реализация Кодируемый диапазон
2 3 5 7 11 13 17 19 23 29 31 37 41 43 47 53 381 72 3.2589Е+19
3 5 7 11 13 17 19 23 29 31 37 41 43 47 53 59 438 77 9.6138Е+20
5 7 11 13 17 19 23 29 31 37 41 43 47 53 59 435 75 3.2046Е+20
7 11 13 17 19 23 29 31 37 41 43 47 53 59 430 72 6.4092Е+19
11 13 17 19 23 29 31 37 41 43 47 53 59 61 484 75 5.5852Е+20
13 17 19 23 29 31 37 41 43 47 53 59 61 473 71 5.0774Е+19
17 19 23 29 31 37 41 43 47 53 59 61 67 527 74 2.6168Е+20
19 23 29 31 37 41 43 47 53 59 61 67 71 581 76 1.0929Е+21
23 29 31 37 41 43 47 53 59 61 67 71 562 71 5.7522Е+19
29 31 37 41 43 47 53 59 61 67 71 73 612 73 1.8257Е+20
31 37 41 43 47 53 59 61 67 71 73 79 662 75 4.9734Е+20
37 41 43 47 53 59 61 67 71 73 79 83 714 77 1.3316Е+21
41 43 47 53 59 61 67 71 73 79 83 677 71 3.5989Е+19
43 47 53 59 61 67 71 73 79 83 89 725 72 7.8122Е+19
47 53 59 61 67 71 73 79 83 89 97 779 73 1.7623Е+20
53 59 61 67 71 73 79 83 89 97 101 833 74 3.7871 Е+20
59 61 67 71 73 79 83 89 97 101 103 883 75 7.3598Е+20
61 67 71 73 79 83 89 97 101 103 107 931 76 1.3347Е+21
67 71 73 79 83 89 97 101 103 107 870 70 2.1881Е+19
71 73 79 83 89 97 101 103 107 109 912 70 3.5597Е+19
73 79 83 89 97 101 103 107 109 113 954 70 5.6655Е+19
79 83 89 97 101 103 107 109 113 127 1008 70 9.8564Е+19
1.20Е + 21
1.00Е + 21 1 1
8.00Е + 20
6.00Е + 20
4.00Е + 20 1 1 1
2.00Е + 20 ■ 1
0.00Е + 00 _ .11 -■1 1 -Л и А. - - - ■
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22
Рис. 6. Диаграмма величины кодируемого диапазона.
РЕЗУЛЬТАТЫ ИССЛЕДОВАНИЙ
32-х разрядный процессор
Из диаграммы разрядности табличной реализации (рис. 1) следует, что в большинстве случаев увеличения значений модулей СОК общие затраты на реализацию процессора возрастают. При этом имеются отдельные системы оснований, такие как под номерами 3, 4, 7, 11, 22, 23 в табл. 1, которые требуют меньше затрат, чем предшествующие им в таблице системы. Но несмотря на эти факты, наименьшие затраты для табличной реализации даст система оснований 1, которая подбиралась в последовательном возрастании оснований, начиная с рг = 2.
Затраты на реализацию модульных каналов в двоичной системе счисления (рис.2), не так зависят от увеличения значений модулей, наоборот, наименьшие затраты наблюдаются у систем оснований 22-25, где величины модулей СОК наибольшие. Такие же затраты у системы оснований 11.
Анализ величины кодируемого диапазона (рис. 3) показывает, что наибольшее отклонение от требуемого диапазона 232 ~ 1,29 • 109 наблюдается у систем оснований 2, 6, 10, 18-21. Эти же системы оснований требуют наибольших аппаратных затрат как для двоичной, так и табличной реализации процессора СОК. Из этого можно сделать вывод, что выбираемая система оснований будет требовать меньше затрат, если перекрываемый ею рабочий диапазон будет лишь незначительно превышать кодируемый диапазон чисел.
С точки зрения однотипности и технологичности проектирования модульных каналов, наилучшими системами оснований являются те, которые при реализации в двоичной системе счисления имеют одинаковое количество разрядов. Это системы 12,13, 19-25. Однако системы 19-21 требуют больших аппаратурных затрат как для двоичной, так и табличной реализации, следовательно их применение в процессоре СОК нецелесообразно.
Системами оснований, удовлетворяющих всем трем критериям, описанным выше, являются системы 12 и 13.
Это наборы оснований {37, 41, 43, 47, 53, 59}, {41, 43, 47, 53, 59, 61}.
64-х разрядный процессор
Из диаграммы разрядности табличной реализации (рис. 4) лучшими системами оснований с точки зрения минимума аппаратных затрат являются, первые четыре системы, а так же 6, 9, 13, 19, которые требуют меньше затрат, чем предшествующие им системы счисления. Тем не менее, наименьших затрат для табличной реализации требует система оснований 1, которая подбиралась в последовательном возрастании оснований, начиная с = 2.
При реализации модульных каналов в двоичной системе счисления (рис. 5) наименьшие затраты наблюдаются у систем оснований 19-21, где величины модулей СОК наибольшие.
Результаты анализа величины кодируемого диапазона (рис. 6) утверждают, что наибольшее отклонение от требуемого диапазона 264 ~ 1,84 х 1019 наблюдается у систем оснований 2, 5, 8, 12, 18. Эти же системы оснований требуют наибольших аппаратных затрат для табличной, и особенно, двоичной реализации процессора СОК.
С точки зрения однотипности и технологичности проектирования модульных каналов, наилучшими системами оснований являются системы 1922, которые при реализации в двоичной системе счисления имеют одинаковое количество разрядов, равное 7. Эти же системы оснований требуют наименьших аппаратных затрат при реализации процессора в двоичной системе счисления и имеют незначительные отклонения от кодируемого диапазона 264 ~ 1,84 х Ю19. Однако эти системы при табличной реализации требуют больших затрат. Поэтому их следует рекомендовать для двоичной реализации процессора и наилучшей системой оснований из наборов 19-22 является набор 19 — {67, 71, 73, 79, 83, 89, 97, 101, 103, 107}.
Для табличной реализации можно рекомендовать наборы 1, 4, 6, которые удовлетворяют требованиям минимизации аппаратных затрат и незначительному отклонению от диапазона представления чисел 264.
К системе оснований, наиболее полно удовлетворяющей всем трем критериям, описанным выше, следует отнести систему 13 - {41, 43, 47, 53, 59,61,67, 71,73,79, 83}.
Но так как процессор СОК аппаратно может быть реализован либо в двоичной системе счисления, либо в табличном виде, то следует выбирать системы модулей отдельно для каждой реализации.
ВЫВОДЫ
Предложенный подход к обоснованию выбора величин модулей для процессоров СОК, основанный на критериях минимизации аппаратных затрат и однотипности реализации модульных каналов, представляет один из вариантов научного подхода к решению данной задачи. Он позволит
разработчикам упростить процедуру определения оснований СОК и сократить затраты на реализацию процессора.
Последующие исследования в вопросах выбора модулей для процессоров СОК могут быть направлены на обоснование и выбор величин контрольных оснований для избыточной системы остаточных классов при построении отказоустойчивых вычислительных устройств.
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1. Акушский И.Я., Юдицкий Д.И. Машинная арифметика в остаточных классах. М.: Советское радио, 1968, 440 с.
2. Малашевич Б. М. Система остаточных классов и модулярные супер-ЭВМ // История отечественной электронной вычислительной техники. М.: ИД «Столичная Энциклопедия», 2014. С. 179-201.
3. Червяков Н.И., Альгальда С.Ч. Аппаратная реализация алгоритмов преобразования из двоичной системы счисления в систему остаточных классов // Наука. Инновации. Технологии: научный журнал Северо-Кавказского федерального университета. Ставрополь, 2016. №3. С. 119-136.
4. Торгашов В.А. Система остаточных классов и надежность ЦВМ. М.: Сов. радио, 1973. 118 с.
5. Червяков Н.И. Нейрокомпьютеры в остаточных классах. М.: Радиотехника, 2003. 271 с.
6. Бережной В.В., Нагорнов Н.Н., Шалалыгин Д.Г Выбор систем оснований для 32-разрядных процессоров в СОК// Материалы lll-й ежегодной научно-практической конференции Северо-Кавказского федерального университета «Университетская наука - региону» (г. Ставрополь, 14-25 апреля 2015 г.). Ставрополь: Изд-во СКФУ, 2015 г. С. 182-185.
REFERENCES
1. Akushskij I.Ja., Judickij D.I. Mashinnaja arifmetika v ostatochnyh klassah (Machine arithmetic residual classes). M.: Sovetskoe radio, 1968, 440 s.
2. Malashevich В. M. Sistema ostatochnyh klassov i moduljarnye super-EVM (Residue number system and modular super-computer) // Istorija otechestvennoj jelektronnoj vychislitel'noj tehniki. M.: ID «Stolichnaja Jenciklopedija», 2014. S. 179-201.
3. Chervjakov N.I., Al'gal'da S.Ch. Apparatnaja realizacija algoritmov preobrazovanija iz dvoichnoj sistemy schislenija v sistemu ostatochnyh klassov (Hardware implementation of the conversion algorithms of the binary system in residue number system). // Nauka. Innovacii. Tehnologii: nauchnyj zhurnal Severo-Kavkazskogo federal'nogo universiteta. Stavropol', 2016. №3. S. 119-136.
4. Torgashov V.A. Sistema ostatochnyh klassov i nadezhnost' CVM (The system of residual classes and reliability of digital computer). M.: Sov. Radio, 1973. 118 s.
5. Chervjakov N.I. Nejrokomp'jutery v ostatochnyh klassah (Neurocomputers in residual classes). M.: Radiotehnika, 2003. 271 s.
6. Berezhnoj V.V., Nagornov N.N., Shalalygin D.G. Vybor sistem osnovanij dlja 32-razrjadnyh processorov v SOK (Selection of systems grounds for 32-bit processors in RNS). // Materialy lll-j ezhegodnoj nauchno-prakticheskoj konferencii Severo-Kavkazskogo federal'nogo universiteta «Universitetskaja nauka - regionu» (g. Stavropol', 14-25 aprelja 2015 g.). Stavropol': lzd-vo SKFU, 2015 g. S. 182-185.
