CC BY
50Новые цифро-аналоговые преобразователи семейства AD53xx
Наш журнал продолжает публиковать серию статей, посвященных новым приборам производства фирмы Analog Devices, появившимся на рынке в 2000-2001 гг.
ЦАП AD5304, AD5314, AD5324 отличаются в основном разрядностью преобразования. Это, соответственно, 8-, 10- и 12-битные счетверенные ЦАП. Все они выпускаются в 10-вы-водном корпусе типа SOIC. Их потребление составляет в рабочем режиме 500...600 мкА, а в дежурном — 80.200 нА при напряжении питания 3.5 В. ЦАП этого семейства имеют в своем составе выходные буферные усилители rail-to-rail. Они обеспечивают двойную буферизацию входных логических сигналов, выходное напряжение в пределах 0.VREF, автоматическое обнуление при включении питания. Источник опорного напряжения 0,25 B.VDD (ИОН) является общим для всех четырех ЦАП. Он подключается к выводу REFIN. В ЦАП предусмотрена возможность обмена данными с цифровыми сигнальными процессорами (ЦСП) посредством трехпроводного последовательного интерфейса.
На рис. 1 изображена структурная схема ЦАП AD5304/AD5314/AD5324.
Основой ЦАП является коммутируемая резисторная линейка. Выходное напряжение ЦАП определяется по формуле:
V D
у _ REF ^
уоит ’
где N — разрешение ЦАП, D — десятичный эквивалент бинарного кода, загружаемого в регистр ЦАП:
0-255 для AD5304 (8 бит);
0-1023 для AD5314 (10 бит);
0-4095 для AD5324 (12 бит).
Дмитрии Садченков
pierce_arrow@mtu-net.ru
Типовое значение входного импеданса равно 4З кОм. Сопротивление нагрузки выходного усилителя ЦАП может быть до 2 кОм при емкости нагрузки до З00 пФ. Как было сказано выше, на выходе ЦАП может быть сформирован сигнал rail-to-rail, то есть сигнал с размахом, практически равным VDD...VSS. Максимальный размах достижим при VREF = VDD. Схема, поясняющая структуру архитектуры канала ЦАП, изображена на рис. 2.
Трехпроводный последовательный интерфейс ЦАП работает при частоте синхронизации до 30 МГц и совместим со стандартами SPI, QSPI, MICRO WIRE и DSP. Входной регистр сдвига имеет размерность 16 бит. Данные загружаются в виде 16-битного слова под управлением сигналов синхронизации последовательного интерфейса SCLK. Первые два бита (наибольшие значащие биты) определяют адрес передачи данных на ЦАП A, B, C или D (см. таблицу).
Таблица
A1 A0 Адрес ЦАП
0 0 A
0 1 B
1 0 C
1 1 D
Уровень на выв. РБ определяет режим работы ЦАП: лог. 0 — дежурный режим; лог. 1 — режим нормальной работы. При уровне лог. 0 на выв. ЬБЛС обнуляются все регистры и выходы, при уровне лог. 1 — только входные регистры.
На рис. 3 представлены варианты интерфейсов с различными типами ЦСП.
ЦАП Л05304/Л05314/Л05324 предназначены для работы с однополярным источником питания, следовательно, и выходной сигнал будет однополярным. Но получить двуполярный выходной сигнал несложно, если применить схему, изображенную на рис. 4.
Для уменьшения шумов и помех, которые возникают при использовании интерфейса большой длины, что характерно для промышленных приложений, целесообразно использовать входную развязку на оптопарах (рис. 5).
ЦАП Л05306/Л05316/Л05326 представляют собой соответственно счетверенные 8-, 10-, 12-битные АЦП с двухпроводным последовательным интерфейсом, совместимым со стандартом І2С. Они обладают низким энергопотреблением в рабочем режиме — 400/500 мкА при напряжении питания 3/5 В. Обеспе-
Рис. 2
Выходной
буферный
усилитель
Рис. 3
112=10к£2
Последовательный
интерфейс
Рис. 4
эо. <>—
вРА < ►«-А1 <►— А0»>— ШАС <>—
Уоо
УкерА УкЕрВ
А05306/А05316/А05326 ШАС-------------------
Логичкский
Интерфейс
N Входной > Регистр -К
Р регистр V ЦАП 1/
Схема обнуления при вкл. пит.
Входной > Регистр К
регистр V ЦАП 1/
Входной _|Ч Регистр -К
регистр V ЦАП
И-линейка
С
Входной Регистр
к регистр V ЦАП
11-линейка О
Уоит А
БуферТ>—сг^о—(* Уоит В
Т
Буфм)>------1 > Уоит С
Буфер
Уоит О
Схема
управления
Рис. 6
УіІЕрО УкЕрС
К2
юка
Рис. 8
Последовательный
2-проводный
интерфейс
Рис. 9
SCLK
SYNC
DIN
SDO
Vdd
AD5307/AD5317/AD5327
LDAC
cH^
Логический
интерфейс
■НІ-1
—о—•—
DCEN LDAC CLR
N Входной _N Регистр J4
Р регистр V ЦАП V"
—Is Входной _N Регистр JN
г> регистр > ЦАП V*
Входной _N Регистр JS
г> регистр > ЦАП -и
R-линейка
Входной JN Регистр
к регистр 1/ ЦАП 1/
R-линейка
D
VoutA
Vout В
Буфер
Буфер
ерД>-------------С)
VoutC
Схема
обнуления
ПрИ ВКЛ. ПИТ.
ЙВ
VoutD
Схема
управления
VrefCD
GND
Рис. 10
Рис. 11
R2
Последовательный
интерфейс
Рис. 12
чивается переход в дежурный режим с еще более низким потреблением — 90/300 нА. Двух-проводный интерфейс работает при частотах синхронизации до 400 кГц. При напряжении питания не более 3,6 В он совместим с шиной SMBus. ЦАП выпускаются в 16-выводном корпусе TSSOP. Структурная схема ЦАП изображена на рис. 6.
Выходное напряжение ЦАП AD5306/ AD5316/AD5326 рассчитывается так же, как и для ЦАП AD5304/AD5314/AD5324 (см. выше). Структурная схема, поясняющая архитектуру канала ЦАП, представлена на рис. 7.
ЦАП AD5306/AD5316/AD5326 имеют входы для подключения ИОН для каждого канала, причем каждый вход может быть сконфигурирован индивидуально при условии, что буферный усилитель опорного напряжения отключен. При этом также возможно использование опорных напряжений величиной как менее 0,25 В, так и более VDD. Использование буферного усилителя благодаря его высокому входному сопротивлению позволяет не перегружать ИОН. При использовании в качестве ИОН специальной микросхемы, например REF192, потребность в использовании буферных усилителей отпадает.
Выходной усилитель позволяет получить выходные напряжения размахом от 1 мВ до напряжения шины питания. Кроме того, может быть выбран один из двух режимов усиления — GAIN 1 или GAIN 2. В режиме GAIN 1 размах выходного напряжение составляет от 1 мВ до VREF, а в режиме GAIN 2 — от 1 мВ до 2VREF.
ЦАП имеют несколько режимов управления питанием:
• нормальная работа;
• прямое подключение ИОН (без использования буферных усилителей);
• обеспечение размаха выходного напряжения 0-VREF;
• установка выходного напряжения в 0.
ЦАП AD5306/AD5316/AD5326 работают от
однополярного источника питания. Для получения двуполярного сигнала применяют дополнительный ОУ (рис. 8).
Возможно подключение к одной шине нескольких ЦАП (рис. 9). Каждый из ЦАП отличается slave-адресом, определяемым различным состоянием выв. A0 и A1. Это позволяет обеспечивать запись/считывание сигналов независимо с каждого ЦАП.
ЦАП AD5307/AD5317/AD5327 представляют собой соответственно счетверенные 8-, 10-, 12-битные АЦП с трехпроводным последовательным интерфейсом, совместимым со стандартами Low Power, SPI, QSPI, MICROWIRE, DSP. Они обладают низким энергопотреблением в рабочем режиме — 400/500 мкА при напряжении питания 2,5/5,5 В. Обеспечивается переход в дежурный режим с еще более низким потреблением — 90/300 нА. Трехпровод-ный интерфейс работает при частотах синхронизации до 30 МГц. ЦАП имеют два вывода для подключения ИОН, причем каждый из них используется для подачи опорного напряжения на пару ЦАП. AD5307/AD5317/ AD5327 выпускаются в 16-выводном корпусе TSSOP. Структурная схема ЦАП изображена на рис. 10.
SCLK < DIN <
ENABLE l
CODED * ADDRESS,
Vdd
Vcc
1G 74НС139 1Y0
1А 1Y1
1В 1Y2
DGND 1Y3
_L
AD5307
Vouta
SYNC VqujB
DIN VqujC
SCLK Vqutd
AD5307
V0utA
SYNC Vqut b
DIN Vqutc
SCLK Vqutd
AD5307
VOUTA
SYNC VOUTB
DIN Voutc
SCLK VqutD
Рис. 13
AD5307
V0utA
SYNC VOUTB
DIN V0utc
SCLK VOUTD
Выходное напряжение ЦАП рассчитывается так, как описано выше. Архитектура канала ЦАП соответствует приведенной на рис. 7. Когда требуется прочитать содержимое ЦАП в целях диагностики, используется выв. DCEN (Daisy-Chain Enable). Режим Daisy Chain (режим последовательного опроса) активен при уровне лог. 1 на выв. DCEN.
Рисунок 11 иллюстрирует способы подключения различных типов ЦСП к ЦАП AD5307/ AD5317/AD5327.
Компоненты
Получение двуполярного выходного сигнала обеспечивается при использовании ОУ (рис. 12).
При преобразовании сигнала может быть использовано несколько однотипных ЦАП (рис. 13).
Пример соединения ЦАП цепочкой с возможностью активации режима Daisy-Chain показан на рис. 14.
