MP3-плеер своими руками Текст научной статьи по специальности «Компьютерные и информационные науки»

Компоненты и технологии, № 4'2003

МР3-плеер своими руками

Любимая музыка может поднять настроение, сделать пасмурный день не таким мрачным, развеять тяжелые мысли. Наверное, поэтому мы так часто видим на улице, в метро или автобусе, в очереди в магазине людей в наушниках.

Можно с уверенностью сказать, глядя на них, что они редко расстаются со своим увлечением, где бы они ни были. Предостережения врачей о возможной глухоте тоже мало кого пугают. Больше беспокоит: насколько хватит батареек, какое максимальное количество песен можно взять с собой «в дорогу»; важен и размер плеера или приемника. С появлением портативных цифровых устройств воспроизведения звука многие беспокойства сошли на нет. Габариты и масса современных плееров практически незаметны и не стесняют движений, без лентопротяжного механизма энергии батарей хватает надолго, а совершенствование технологий аудиосжатия сделало возможным хранение музыки без потери качества в меньшем объеме памяти. Разработке собственного МР3-плеера и посвящена эта статья.

Александр Лысенко, Иван Малыгин

[email protected]

Проектирование такого устройства, как плеер, объединившего в себе дюжину «ноу-хау», на первый взгляд, может показаться просто невозможным. Но если воспользоваться опытом и репутацией специалистов в этом вопросе, то все окажется намного проще и яснее в достижении поставленной цели.

Разработчики компании VLSI (www.vlsi.fi) предлагают однокристальное решение для создания МР3-плеера — микросхему VS1001k.

VS1001k понимает все известные и наиболее популярные алгоритмы аудиосжатия MPEG — 1, 2 Layers I, II, III, а также так называемые MPEG 2.5 Layer III файлы с любой типовой скоростью и частотой дискретизации, поддерживается также и переменная скорость VBR (Variable Bitrate).

Микросхема состоит из быстродействующего сигнального процессора VS_DSP с низким потреблением мощности (см. рис. 1), 4 кбайт памяти для служебных программ и 0,5 кбайт — для пользователь-

DREQ DCLK — SDATA — BSYNC —

SQ

SI

SCLK

XCS

VclOOl

Stereo

DAC

Serial

data

interface

Serial

control

interface

Stereo ear phone driver

Y Bus

X-ROM

X-RAM

№

y-RAM

y-ROM

Program Program

RAM ROM

audio

L

output

Рис. 1. Структурная схема VS1001k

ских, двух последовательных интерфейсов типа SPI (разработана и впервые применена фирмой Motorola). Управление схемой декодирования реализовано через SCI-интерфейс, прием цифровых данных через SDI. Кроме того, микросхема содержит быстродействующий сигма-дельта стерео-ЦАП и стереоусилитель для подключения наушников.

Для корректной работы микросхемы необходим управляющий микроконтроллер. VLSI рекомендует AT90S4414 фирмы Atmel, хотя можно использовать и любой другой. В функции микроконтроллера входит выдача последовательных цифровых данных по запросу VS1001K, их синхронизация, выдача управляющих сигналов, также синхронизированных.

VS1001k производится в корпусах SOIC-28 и BGA-49 (рис 2). Первый тип корпуса удобен для макетирования и ручной сборки, второй — для серийного производства.

Для того чтобы разобраться, как в действительности работает это устройство, рассмотрим схему (рис. 3). На ней наглядно представлены этапы прохождения исходных данных через структурные блоки микросхемы. Направление движения звуковых данных может изменяться в зависимости от более

Рис. 2. Корпуса SOIC-28 и BGA-49 микросхемы VS1001k

Компоненты и технологии, № 4'2003

SM DAC=1

SCI reg HDATO/1 16-bit

recive

SDI Bitstream MP1/2/3

FIFO decoding

16384 bits SM DAC=0

SM BASS=0 A1ADDR=0

< Y

L Bass.treble Ik User

enhancer aplication

SM BASS-1 A1ADDRK)

Volume

control

Audio

FIFO

S.rate.conv. And DAC

Рис. 3. Основные этапы обработки звука

точных настроек, которые доступны для управления через систему регистров. Механизм настройки мы рассмотрим немного позже.

Данные могут поступать в микросхему через шину данных SDI (предназначенную для этого) и шину управления. Второй способ исключает прохождение потока данных через декодер MPl/2/3, при этом поток данных представляет собой 16-разрядный линейный (оцифрованный) код, SM_DAC = 1. Если мы подаем на вход SDI полноценный тр3-файл, то SM_DAC необходимо выставить в 0. Затем звук проходит через простенький эквалайзер. На этом этапе можно либо увеличить уровень низких частот (SM_BASS = 1), либо уменьшить его (SM_BASS = 0). SM_DAC иSM_BASS — это З и 7 биты регистра MODE (см. п. Интерфейс SCI).

Специалистами VLSI была предусмотрена возможность вносить изменения в звуковой поток при помощи пользовательской программы, для которой выделено 0,З кбайт в памяти микросхемы. Такое дополнение к функциональности позволяет реализовывать собственные фильтры, накладывать различные эффекты (например, эхо или реверберацию). При A1ADDR, установленном в ноль, данные не попадают в блок User Application, а попадают сразу на вход блока контроля громкости. В том случае, когда разработчик использует собственную программу, этот регистр должен быть равен адресу начала программы.

Буфер FIFO предназначен для того, чтобы своевременно выдавать данные на ЦАП с частотой, равной частоте дискретизации.

Интерфейс SCI

SCI — последовательный двусторонний интерфейс, обмен информации осуществляется 16-разрядными словами. Каждый сеанс чтения-записи позволяет обратиться только к одному из регистров микросхемы.

Код чтения-записи Адрес регистра Чтение-запись значения

мы говорим о чтении, то на выводе 80 снимаем с побитовой синхронизацией 8СК значение данного регистра. При записи в регистр после его адреса следует его новое значение (рис. 4, б). Для чтения код равен 0000 0011 (0х3Ь), для записи 0000 0010 (0х2Ь). После каждого приема-передачи должна следовать пауза в 500 микросекунд.

Как уже было сказано ранее, настройка микросхемы осуществляется через регистры. Все они перечислены в таблице 1.

Таблица 1

Название Чт/Зп Адрес Назначение

MODE RW 0 Управление УБ1001к

STATUS RW 1 Состояние УБ1001к

INT_FCTLH - 2 Не используется

CLOCKF RW 3 Корректировка частоты

DECODE_TIME R 4 Время декодирования в секундах

AUDATA R 5 Дополнительная информация звукового потока

WRAM W б Начальный адрес для записи приложений в 1?АМ

WRAMADDR W 7 Адрес для запуска приложения

HDAT0 R B Данные заголовка тр3-файла

HDAT1 R 9 Данные заголовка трЗ-файла

A1ADDR RW 10 Начальный адрес программы

VOL RW 11 Задает аппаратное ослабление сигнала

RESERVED - 12 Зарезервировано для УБ1002

A1CTRL[x] RW 13+x х=0..1

На рис. 4, а изображены диаграммы уровней сигналов на выводах 8С1-интерфейса при чтении и записи соответственно. Операции чтения и записи определяются 8-битным кодом, за которым следует адрес регистра, и, если

Как видно из выражения, при рекомендуемой частоте результат равен 48000. От частоты генератора напрямую зависит производительность ЭвР-процессора. В таблице представлена зависимость качества звука (скорость звукового потока и частоты дискретизации) и задающей частоты:

МГц кбит/c / кГц

12,2BB 96/24

22,5B0 160/44,1

24,576 192/4B

26,000 256/4B

2B,000 320/4B

Регистры располагаются в Х-памяти (см. структурную схему) начиная с адреса 0x4000... 0х40РБ. При сбросе все регистры устанавливаются в нули.

Установка частоты дискретизации

У81001к позволяет проигрывать звуковые файлы с максимальной возможной частотой дискретизации 48000 Гц. При этом задающий генератор (речь идет о кварцевом или диэлектрическом резонаторе) должен работать на частоте не менее 24,576 МГц, именно эта частота рекомендована для микросхемы. Если частота генератора меньше, уменьшается и частота дискретизации. Для ее расчета можно воспользоваться формулой:

ЧАСТОТА ДИСКРЕТИЗАЦИИ =

48000 х ЧАСТОТА ГЕНЕРАТОРА/24,576

Эти значения соответствуют алгоритму декомпрессии, при котором частота дискретизации остается постоянной. В случае декомпрессии с переменной частотой скорость потока может увеличиваться.

При использовании нестандартной частоты генератора до начала проигрывания необходимо записать в параметр СЬОСКБ значение, рассчитанное по формуле:

ЗНАЧЕНИЕ РЕГИСРА =

ЧАСТОТА ГЕНЕРАТОРА (Гц)/2000

При низких задающих частотах (ниже 15 МГц) микросхема позволяет удвоить ее. Для этого необходимо установить самый старший бит регистра в единицу, то есть для 14 МГц справедливы следующие вычисления:

0x8000 + 14000000/2000 = 39768

Тестирование

Микросхема позволяет проводить ряд внутренних тестов: проверка памяти и шины управления, подача определенной частоты на выход. Каждому тесту соответствует управляющая последовательность, которую необходимо передать через шину управления. После каждой такой посылки необходимо дослать еще четыре нуля!

Тест памяти

После записи пользовательской программы или других изменений (например, перезапись некоторых переменных) может возникнуть необходимость протестировать память на наличие ошибок. Тест памяти запускается последовательностью 0х4Б 0хЕА 0х6Б 0x54. После 500-микросекундной паузы можно считать результат теста из регистра НЭАТ0.

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 30 31

SI )

ооооо 0/1 г

instruction(READ)

hight impedance

data out

(а)

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 29 30 31

sc<____^______________________________________________ГІЛЛ_

ооооо о/туо)

і nstruction (WRITE)

®<0СІХіХїм®- (б)

Рис. 4. Временные диаграммы чтения (а) и записи (б)

Є

Компоненты и технологии, № 4'2003

Бит Значение

0 Good X ROM

1 Good Y ROM (high)

2 Good Y ROM (low)

3 Good Y RAM

4 Good X RAM

5 Good Instruction RAM (high)

6 Good Instruction RAM (low)

7 Unused

В таблице приведены значения битов, установленных в «1».

Тест SCI

Тест запускается последовательностью 0x53 0x70 0xEE n, где n — 48 равен порядковому номеру регистра из таблицы. Тестирование заключается в копировании значения выбранного регистра в HDAT0. Если выбран регистр HDAT0, то его значение переносится в HDAT1.

Подача тона на выход

Последовательность 0x53 0xEF 0x6E n генерирует синусоиду, поступающую на выход устройства. Параметр n может принимать значения от 48 до 119. Параметры тестового сигнала определяются по формулам:

FsIdx = (n - 48) mod 9 FSin = (n - 48) / 9

И таблицам:

FsIdx Freq FSin Lengh

0 44100 0 32,000

1 48000 1 16,000

2 32000 2 10,667

3 22050 3 8,000

4 24000 4 6,400

5 16000 5 5,333

6 11025 6 4,571

7 12000 7 4,000

8 800

Microcontroller

U1

VslOOl

' . E7

D6

G 6

B1

E2

F?

El

fc- E3

so

SI

SCLK

XTS

XRESET

"1

DREQ

SORTA

DLK

BSENC

Рис. 5. Схема включения VS1001k с 8 линиями управления

Авторы надеются, что в этой статье достаточно внимания было уделено знакомству с особенностями проектирования МР3.

Несколько слов о непосредственном включении У81001к. Как показано на рис. 5, для управления У81001к требуется 8 входов-выходов микроконтроллера.

При некоторых ограничениях это количество можно снизить до 6, как показано на рис. 6.

Чтобы такая схема работала, необходимо выполнение трех условий:

• MISO и GIO2 должны быть запрограммированы как входы, остальные — как выходы;

• когда SPI находится в неактивном состоянии, синхронизация SPI должна быть такой, как показано на осциллограмме (рис. 7);

• Если шина SPI недоступна, но микроконтроллер достаточно быстр, для организации сигналов MISO, MOSI и SCK могут быть использованы общие входы-выходы микроконтроллера.

В этой схеме GIO1 осуществляет выбор шины. Если он установлен в 1, XCS не активен, и тактовый сигнал SCK поступает через логический элемент «И» на вход DCLK. Таким образом, данные посланы шине SDI. Когда GIO1 установлен в 0, XCS активизируется, и синхронизация DCLK прекращается. Теперь данные поступают на шину SCI.

Например, требуется установить уровень громкости -2 дБ для левого канала и -3,5 дБ для правого канала. Для этого мы должны записать 0x0407 в регистр VOL [1, стр. 50]:

• активизируем интерфейс SCI, устанавливая GIO1 в 0;

• записываем четыре байта (0x2, 0xb, 0x4, 0x7) в SCI;

• заканчиваем передачу данных по шине SCI, устанавливая GIO1 в 1.

Для приема данных по шине SCI, в частности, для чтения содержимого регистра VOL необходимо:

• активизировать интерфейс SCI, GIO1 — в 0;

• записать два байта (0x3, 0xb) в SCI;

• записать один байт с любым содержимым в SCI. Прочитать содержимое регистра MISO микроконтроллера, который содержит теперь восемь старших битов результата;

• записать один байт с любым содержимым в SCI. Прочитать содержимое регистра MISO микроконтроллера, который содержит теперь восемь младших битов результата;

• объединить старшие и младшие биты для получения 16-разрядного слова;

• закончить обмен данных по шине SCI, GIO1 — в 1.

Чтобы отправить MP3-данные к VSl00lk, нужно воспользоваться следующим алгоритмом:

• ждем, когда активизируется DREQ (1);

• активизируем DCLK, GIO — в 1.

• для каждого байта делаем следующее: -устанавливаем BSYNC в 1;

- активизируем передачу по SPI;

-ждем, пока по крайней мере первый бит данных будет отправлен, а последний бит данных — нет;

-устанавливаем BSYNC в 0;

4 Chi Coupling Я impedance DC

AC Л,

■ GND/*

TfT . oo v rW?e?,pJl*'-tirWlI!lTTirr Г TlTf U 20 00 \ О їм so

Coupling Invert Earvlwidth 1 Position Oltsel DC Oil lull /dKf 2.02 Av 0.000 V |Jx

Рис. 7. Осциллограммы посылки одного SDI-байта

-ждем окончания вРІ-цикла микроконтроллера для завершения процедуры.

Три сигнала (сверху вниз) изображены нарис. 7: БСЬК (желтый), вЭАТА (голубой) и BSYNC (розовый). BSYNC сначала активен. Данные посланы и прочитаны Ув1001к по фронту тактового сигнала БСЬК. Переданное число, показанное на осциллограмме, — 0Б01000101 или 0x45. Используемая тактовая частота — 1 МГц, потому что это максимально возможное значение, которое может предложить используемый микроконтроллер.

Slop ■ I 4.'T _ Chi Coupling ft impedance DC

AC'V

шштштттт GND/*

TIT TOT Kj . TTT ' л ! n і J / в-i Chi 2 00 V u 0.000 \ 12 1M 50

Coupling Invert Bandwidth Position offset *1?,^ DC Oil Tull /ОК» 2 02 dtv 0.000 V ,ox

Рис. 8. Осциллограммы посылки восьми SDI-байтов

На осциллограмме рис. 8. продемонстрирована посылка тестовой команды SDI. Здесь переданы восемь байтов: 0x45 0x78, 0x69, 0x74, 0x0, 0x0, 0x0, 0x0. Эта последовательность тестирует синусоидальный выход VS1001k [1, стр. 35]. Обратите внимание, что задержка между последовательными байтами обусловлена низкой производительностью управляющего микроконтроллера и для самого VS1001k не нужна.

В заключение хочется отметить, что использование VS1001k не ограничивается созданием МРЗ-плейера. VS1001k может быть также полезен для создания любых бытовых устройств и высокотехнологичных игрушек с функциями воспроизведения речи.

Комплект отладки

В комплекте отладки VS1001 KIT, изображенном на рис. 9, для решения этой задачи использован контроллер USB PDIUSB12 фирмы Philips, хотя в отечественных условиях для этого проще использовать микросхемы FT245BM фирмы FTDI или US-BN9603 от National Semiconductor. На печатной плате комплекта отладки размещена также ПЛИС XCR3064XL фирмы Xilinx, ос- www.finestreet.ru---------------------

Компоненты и технологии, № 4'2003

новная задача которой состоит в генерации сигнала BSYNC — синхронизация байтов

для VS1001k. Но эту задачу, как указано в технической документации, может успешно выполнять и управляющий микроконтроллер.

Дополнительно к уже описанным компонентам комплект отладки содержит разъем ШВ-В для подключения к ПК, разъем для подключения ММС-карты на 8 или 16 Мбайт (куда записываются МРЗ-файлы), 5 кнопок управления (увеличение-уменьшение громкости, перемотка, пауза), разъем для подключения наушников. Плата может работать как МРЗ-плеер через ШВ либо автономно (при этом требуется обеспечение внешнего пита-

ния +5... +7 В). К VS1001 KIT прилагается также дискета с программным обеспечением, которое включает в себя полную техническую документацию на микросхему, драйверы под Windows 98/2000 и инструкции по программированию USB-драйвера.

Литература

1. VS1001k — MPEG AUDIO CODEC. Data Sheet. Version 4.03. Apr 2002. www.vlsi.fi.

2. А. Ряхин. MPEG-2 и нелинейный монтаж — просто о сложном. http://www.pinnacle.ru/ documentation/.

е