МОП-транзистор с одновременным управлением карманом и затвором Текст научной статьи по специальности «Электротехника, электронная техника, информационные технологии»

УДК 621.37.39

МОП-ТРАНЗИСТОР С ОДНОВРЕМЕННЫМ УПРАВЛЕНИЕМ КАРМАНОМ И ЗАТВОРОМ А. В. Русанов, А. Ю. Ткачев, Ю. С. Балашов

В статье рассмотрены особенности работы МОП-транзистора с объединенными затвором и карманом. Представлены результаты исследования в САПР ISE TCAD и Cadence IC

Ключевые слова: МОП-транзистор, аналоговые схемы, низкое напряжение питания, биполярный транзистор, КМОП-технологии

Тенденции развития технологий

производства интегральных схем (ИС) состоят в снижении проектных норм и напряжения питания для каждого нового поколения технологического процесса [1]. Особенности работы цифровых схем позволяют разрабатывать новые устройства,

превосходящие своих предшественников, реализованных в длинноканальных

технологиях [2]. Разработка аналоговых схем с приемлемыми характеристиками в современных субмикронных технологиях является весьма сложной задачей [3].

Есть три ключевых ограничений для реализации аналоговой схемы в технологиях с субмикронными проектными нормами.

1. Модуляция длины канала в субмикрон-ных технологиях.

2. Высокое пороговое напряжение МОП-транзистора.

3. Отсутствие аналоговых моделей для субмикронных технологий

В литературе встречается ряд схемотехнических способов, позволяющих нивелировать проблему высокого порогового напряжения [4-6]. К ним относятся: управление МОП-транзистором в

подпороговой области, прямое смещение исток-карман, управление транзистором с помощью кармана. Эти методы имеют ряд недостатков. Управление МОП-транзистором в подпороговой области имеет ограниченную область применения[7]. Два других метода, требуют наличия дополнительных источников опорного напряжения, что усложняет электрическую схему устройства.

Нами предложено возможное решение данной проблемы, заключающееся в

соединении затвора интегрального МОП транзистора с карманом.

На рис. 1 показана схема исследуемой транзисторной структуры.

Русанов Александр Валерьевич - ВГТУ, аспирант, e-mail: [email protected]

Ткачев Александр Юрьевич - ФГУП «НИИЭТ», старший научный сотрудник, e-mail: [email protected] Юрий Степанович Балашов - ВГТУ, д-р физ-мат. наук, профессор, e-mail: [email protected]

Рис. 1. Схема МОП транзистора, затвор которой соединен с р-подложкой

Предполагается, что МОП-транзистор изготавливается в рамках стандартного КМОП технологического процесса. Исследование проведено для различных значений длины затвора n-канального МОП транзистора. В качестве метода исследования выбрано моделирование в среде приборнотехнологической САПР ISE TCAD и САПР ИС Cadence IC. Целью исследования является изучение особенностей работы МОП-транзистора при объединении затвора с карманом и определение пригодности стандартных математических моделей для такого включения транзистора.

Электрические параметры модели транзисторной структуры определялись по вольтамперным характеристикам, которые, в свою очередь, рассчитывались путем решения системы уравнений, состоящей из уравнения Пуассона и уравнений непрерывностей для электронов и дырок:

У(є-Уф) = -Ч(Р - п + N0+ - Ыл),

дп

УЗп = д(я - О) + д — ді

-УУр = д(я - О) + д

др

ді '

-Іп =-д(^пп -^¥-1п vn),

Зр =-д(РрР -у^ + Ор Ур)

где £ - диэлектрическая проницаемость кремния; у - электростатический потенциал; ^

- заряд электрона; р - концентрация дырок; п -концентрация электронов; - концентрация ионизированных атомов доноров; ЫА -концентрация ионизирован-ных атомов акцепторов; Jn - плотность электрон-ного тока; Jp - плотность дырочного тока; Я - скорость рекомбинации электронов и дырок; О -скорость генерации электронов и дырок; и и

- подвижности электронов и дырок в кремнии

соответственно;

»р -

коэффициенты

диффузии электронов и дырок в кремнии соответственно. Граничные условия для данной системы уравнений задавались путем указания потенциалов на контактах стока, истока и затвора. Данная система уравнений решалась методом сеток с использованием алгоритма Ньютона при изменяемых

граничных условиях.

При таком включении МОП транзистор начинает работать как биполярный: исток

выступает в роли эмиттера, карман - в роли базы, сток - в роли коллектора. Эффективность такого биполярного транзистора должна быть невелика. Вместе с тем, длина затвора современных интегральных МОП

транзисторов весьма мала, соответственно, толщина базы биполярного транзистора также получается малой - 0,1 -0.5 мкм и менее, поэтому такой биполярный транзистор может иметь достаточный для использования в аналоговых схемах коэффициент передачи тока.

Результаты моделирования в САПР ISE TCAD вольт-амперных характеристик МОП транзисторов при соединении затвора с карманом показывают, что при таком включении наблюдается значительно более резкий рост тока стока при увеличении напряжения затвор-исток, чем при стандартном включении МОП транзистора (рис. 2).

На рис. 3 приведены зависимости тока стока от тока затвора МОП транзистора при соединении затвора с карманом. Хорошо видно, что транзистор ведет себя как типичный биполярный транзистор.

Рис. 2. Передаточные вольт-амперные характеристики модели МОП транзистора с различной длиной затвора при соединении затвора с карманом (1) и при стандартном включении (2).

Рис. 3. Зависимости тока стока от тока затвора МОП транзистора при соединении затвора с карманом

Исследование в САПР Cadence IC направлено на выявление достоверности математической модели для МОП-транзистора с объединенными затвором и карманом. Эксперимент заключается в снятии характеристик транзистора (при соединении затвора с подложкой) в САПР Cadence IC, если результаты моделирования будут аналогичны

результатам, полученным ранее в ISE TCAD, то это позволит сделать вывод о достоверности стандартной математической модели. Результаты схемотехнического моделирования схемы на рис. 1 в САПР Cadence IC для КМОП технологии с напряжением питания 1,8 В и для математических моделей mos903 [8] представлены на рис. 4 - 5

Рис. 4. Передаточные вольт-амперные характеристики МОП транзистора при соединении затвора с подложкой (1) и при стандартном включении (2).

Рис. 5. Выходные вольт-амперные характеристики МОП транзистора при соединении затвора с карманом (1) и при стандартном включении (2).

На основании рис. 4-5 можно сделать вывод, что транзистор с объединенными затвором и карманом работает аналогично МОП-транзистору. Эти результаты

противоречат результатам исследования в КБ ТСЛБ, что свидетельствует о недостоверности математической модели шо8903 для проведения схемотехнического моделирования МОП-транзистора при соединении затвора с карманом.

Таким образом, результаты проведенного исследования в КБ ТСЛБ позволяют заключить, что соединение затвора интегрального МОП транзистора с карманом является перспективным конструктивным приемом при проектировании аналоговых схем в КМОП технологиях с низким напряжением питания. Математическая модель МОП-транзистора шо8903 не пригодна для проведения разработки аналоговых интегральных схем. Разработка

математической модели МОП-транзистора, описывающей его работу при соединении кармана с затвором, становится важной задачей.

Литература

1. Красников Г. Я. Конструктивно-технологические особенности субмикронных МОП-транзисторов.— Москва: Техносфера, 2002. — 416 с.

2. http ://ru.wikipedia.org/wiki/Pentium

3. Русанов А.В., Балашов Ю.С. Влияние уменьшения напряжения питания на характеристики аналоговых блоков АЦП // Вестник Воронежского государственного технического университета - 2011, т. 7, № 1 с. 74-76

4. Yang Wang, “Low voltage single-stage amplifier with wide output range”, in 4th international conference of ASIC, pages 285-288, October 2001.

5. Benjamin J. Blalock, Philip E. Allen, Fellow, IEEE, and Gabriel A. Ricon-Mora, “Designing 1-V Op Amps Using Standard Digital CMOS Technology”, IEEE transactions on circuits and systems II: Analog and digital Processing, Vol. 45, No.7, July 1998.

6. Chong-Gun Yu and Randall L. Geiger, “Very Low Voltage Operational Amplifiers Using Floating Gate MOS Transistors”, IEEE international Symposium on Circuits and Systems (ISCAS), 1993.

7. E. Vittoz, "Analog VSLI for Perceptive Computing," Plenary talk, Inter. Symposium on Circuits and Systems, Tuesday, May 31, 1994, London.

8.http://www.us.semiconductors.com/Philips_Models/d ocumentation/mosmodel9

Воронежский государственный технический университет

ФГУП «Научный исследовательский институт электронной техники», г. Воронеж

GATE-AND-BULK-DRIVEN MOSFET’s A.V. Rusanov, A.Yu. Tkachev, Yu.S. Balashov.

The article describes the features of the MOS transistor with a gate and the combined pocket. The results of research in CAD ISE TCAD, and Cadence IC

Key words: MOSFET, analog circuits, low voltage power bipolar transistor, the CMOS technology