CC BY
0Научная статья УДК 621.382
doi:10.24151/1561-5405-2024-29-4-478-488 EDN: CRYZZG
Моделирование транзистора с плавающим затвором на основе ван-дер-ваальсового гетероперехода графен/h-BN/MoS2
Р. М. Мефтахутдинов
Ульяновский государственный университет, г. Ульяновск, Россия НПК «Технологический центр», г. Москва, Россия
postbox.mrm@gmail.com
Аннотация. Транзисторы на основе кремниевых технологий характеризуются значительным рассеянием мощности. Однако масштабирование кремниевых транзисторов не удается при длине затвора менее 5 нм из-за эффектов короткого канала. Требуемая высокая плотность синапсов не позволяет использовать устройства на основе кремния для нейроморфных приложений. Существует широкое разнообразие устройств электрически стираемой энергонезависимой памяти с различными электронными архитектурами, среди них транзисторы с плавающим затвором представляют наибольший интерес для исследователей. В настоящей работе рассмотрен транзистор с плавающим затвором на основе ван-дер-ваальсового гетероперехода графен/h-BN/MoS^ построена многомасштабная модель устройства и осуществлена ее реализация. С использованием DFT-методов (Density Functional Theory) изучены физические свойства гетероструктуры. Для исследования передаточных характеристик использована модель Шичмана - Ходжеса. Показано, что плавающий затвор заряжается за счет туннельного эффекта Фаулера - Нордгейма и прямого туннелирования. Проведенные расчеты показали, что представленное устройство имеет высокое быстродействие (при напряжении на затворе 9 В время записывания составляет 50 нс). Окно памяти может быть настроено изменением диапазона развертки напряжения на управляющем электроде. Кроме того, устройство демонстрирует особенности биологического синапса, такие как импульсное потенциирование и пластичность, которые выражаются в возможности настраивать проводимость канала электрическим импульсом, подаваемым на затвор. Эти функции являются важными для процесса обучения и, таким образом, открывают возможности для использования транзистора для нейроморфных приложений.
Ключевые слова: DFT-расчеты, мемристор, транзистор с плавающим затвором, синаптическая пластичность
Финансирование работы: работа выполнена при финансовой поддержке Минобрнауки России (проект FNRM-2022-0008).
© Р. М. Мефтахутдинов, 2024
Для цитирования: Мефтахутдинов Р. М. Моделирование транзистора с плавающим затвором на основе ван-дер-ваальсового гетероперехода графен/h-BN/MoS2 // Изв. вузов. Электроника. 2024. Т. 29. № 4. С. 478-488. https://doi.org/10.24151/ 1561-5405-2024-29-4-478-488. - EDN: CRYZZG.
Original article
Simulation of a floating gate transistor based on a graphene/h-BN/MoS2 van der Waals heterojunction
R. M. Meftakhutdinov
Ulyanovsk State University, Ulyanovsk, Russia SMC "Technological Centre ", Moscow, Russia
postbox.mrm@gmail.com
Abstract. Silicon technology-based transistors are characterized by significant stand-by power dissipation. However, Si transistor sizing could not be performed when gate length is less than 5 nm because of short-channel effects. The required high synaptic densities disallow the use of Si devices for neuromorphic applications. There is a wide variety of electrically erasable non-volatile memory devices with different electronic architectures, of which floating gate transistors represent the most promising class. In this work, a floating gate transistor based on a graphene/h-BN/MoS2 van der Waals heterojunction is considered, a multiscale model of the device is constructed and its implementation is carried out. Using DFT (Density Functional Theory) methods, the physical properties of the heterostructure were studied. To study the transfer characteristics, a simplified Shichman - Hodges model was used. It was demonstrated that the floating gate is charged by the Fowler - Nordheim tunneling effect and direct tunneling. The calculations showed that the presented device demonstrates high performance (at 9 V gate voltage, write time is 50 ns). The memory window can be adjusted by changing the voltage sweep range of the control electrode. In addition, the device demonstrates the characteristics of a biological synapse, such as impulse potentiation and plasticity, which are expressed in the ability to tune the channel conductivity by electric impulse fed to transistor gate. These features are important for the learning process, and thus open up the possibility of using the transistor for neuromorphic applications.
Keywords: DFT calculations, memristor, floating gate transistor, synaptic plasticity
Funding: the work has been supported by the Ministry of Education and Science of the Russian Federation (project FNRM-2022-0008).
For citation: Meftakhutdinov R. M. Simulation of a floating gate transistor based on a graphene/h-BN/MoS2 van der Waals heterojunction. Proc. Univ. Electronics, 2024, vol. 29, no. 4, pp. 478-488. https://doi.org/10.24151/1561-5405-2024-29-4-478-488. -EDN: CRYZZG.
Введение. Обработка и хранение информации с помощью традиционных компьютеров реализуются разными элементами, поэтому возникают сложности при обработке больших объемов данных. Этот недостаток можно устранить использованием нейро-
морфных вычислительных технологий, имитирующих некоторые функции человеческого мозга, обладающего способностью к высокопараллельным вычислениям и адаптивному обучению. В нейроморфных вычислениях обработка и хранение данных осуществляются одним элементом (объектом). Такой элемент можно рассматривать как электрический аналог синапса. Кроме расширения вычислительных возможностей, таких как обработка больших объемов данных, машинное обучение и распознавание образов, имитация функциональности синапсов и их плотность, эквивалентная плотности в мозге, может обеспечивать сокращение потребления энергии. Так, например, современная видеокарта, содержащая 10 752 универсальных процессора (28,3 млрд транзисторов), имеет энергопотребление ~ 450 Вт, в то же время человеческий мозг имеет порядка 86 млрд нейронов и при этом потребляет всего 20 Вт.
Предприняты значительные усилия для имитации синаптических функций с использованием различных электронных устройств. Перспективными являются мемри-сторы на основе энергонезависимой памяти. В цифровых схемах уже много лет в качестве таких устройств используются полевые транзисторы с плавающим затвором (Floating Gate, FG). Основное различие в устройстве между таким транзистором и полевым заключается в плавающем затворе. Различают двухтерминальные [1, 2] и трехтер-минальные [3, 4] устройства. В трехтерминальных устройствах плавающий затвор располагается между управляющим электродом (затвором) и каналом и отделен от них диэлектрическими слоями. В зависимости от напряжения управляющего электрода на плавающий затвор из канала переходит положительный (дырки) или отрицательный (электроны) заряд и накапливается там. В двухтерминальных устройствах затвор отсутствует, а заряды туннелируют через слой диэлектрика и накапливаются в плавающем затворе из-за большой разности потенциалов между стоком и плавающим затвором. Заряд (операция стирания) удаляется путем облучения.
Традиционные устройства на основе кремниевых технологий характеризуются значительным рассеянием мощности. В работе [5] спрогнозировано, что масштабирование кремниевых транзисторов не удастся при длине затвора менее 5 нм из-за серьезных эффектов короткого канала [5]. Учитывая требуемую высокую плотность синапсов, традиционные устройства на основе кремния непригодны для нейроморфных приложений. В качестве альтернативы кремнию предлагается использовать некоторые слоистые полупроводники с атомарно-однородной толщиной вплоть до монослоя, более низкими диэлектрическими постоянными, большей шириной запрещенной зоны и эффективной массой носителей [5].
В настоящей работе рассматривается транзистор с плавающим затвором на основе ван-дер-ваальсового гетероперехода графен/h-BN/MoS^ Строится многомасштабная математическая модель мемристора на основе транзистора с графеновым (Gr) плавающим затвором и TMD-каналом. Проводится симуляция работы устройства, в результате которой получены его основные характеристики. Описываются DFT-методы (Density Functional Theory, DFT), которые использованы при расчете физических характеристик материалов. Строится имитационная модель транзистора с плавающим затвором, основанная на модели полевого транзистора Шичмана - Ходжеса [6], представляющая собой упрощенный подход к анализу.
Вычислительные методы. Все расчеты, основанные на теории функционала плотности (DFT), проводились с применением пакета Quantum ATK [7]. Для вычислений использовался псевдопотенциал PseudoDojo [8] с базисными наборами в виде линейной комбинации атомных орбиталей. Обменно-корреляционный потенциал описывался приближением обобщенного градиента Пердью - Берка - Эрнцерхофа [9]
с поправками vdW, определяемыми методом Гримма DFT-D3 [10]. Оптимизация структур проводилась до тех пор, пока максимальная сила, действующая на каждый атом, не становилась меньше 0,01 эВ/А, а максимальное изменение энергии между двумя этапами не становилось меньше 10-5 эВ. Во избежание взаимодействия между соседними слоями параметр ячейки в направлении, нормальном к листу, значительно превышал возможную длину связи (20 А). Отсечение плотности сетки составляло 120 хартри (атомная единица энергии, или 1 хартри = 27,21 эВ). Для оптимизации структуры и расчета электронных и оптических свойств зону Бриллюэна разбивали на 15 х 15 х 1 и 25 х 25 х 1 к-точек соответственно. Кроме того, для более точного вычисления зонной структуры использовался экранированный гибридный функционал Хейда, Скусерии и Эрнцерхофа (ШЕ06) [11, 12].
Тензор диэлектрической восприимчивости ^ (ю) получен с использованием формулы Кубо [7]. Частотная зависимость комплексной диэлектрической проницаемости имеет вид
е(ш) = 1+х(ю).
Диэлектрическая проницаемость рассматриваемых материалов определяется действительной частью е(0). Термодинамическая работа выхода рассчитывалась как разность энергии, соостветствующей уровню ваккуума Ешс (определялась из расчета электростатического потенциала), и уровня Ферми Ер:
Ф = Ешс - ЕР.
Подвижность носителей 2D-материалов равна:
еЬ3С,
Д =-1-,
квТ\т *2 Е2
где е - заряд электрона; Ь - приведенная постоянная Планка; Св - жесткость в плоскости структуры; кв - постоянная Больцмана; Т - абсолютная температура; т* - эффективная масса носителей заряда в направлении переноса; Е1 = АУ/ (А//0) - деформационный потенциал; АУ = 0,005 % - изменение энергии потолка валентной зоны для дырок и дна зоны проводимости для электронов, вызванных деформацией; /0 - постоянная решетки в направлении транспорта носителей заряда; А - изменение 10 при деформации.
Жесткость в плоскости структуры С равна:
(Е - Ео)/50 = С, (А//, )2/2,
где Е и £0 - полная энергия и площадь оптимизированной ячейки соответственно.
Математическая модель устройства. Туннельный ток. Для получения представления об основных принципах работы устройства использовалась упрощенная эквивалентная схема (рис. 1). Геометрические параметры устройства следующие: длина канала Ь = 0,5 мкм, ширина Ж = 2,0 мкм, площадь Ь-БК $2 = 100 мкм2, толщина h-BN слоя между плавающим затвором и TMD-каналом й1 = 5 нм, толщина h-BN слоя между плавающим затвором и управляющим электродом G = 280 нм, толщина монослоя гра-фена Ис = 3,4 А, толщина монослоя MoS2 Итмэ = 6,5 А. В транзисторе образуются следующие емкости: С1 - между каналом и плавающим затвором, С2 - между затвором G и плавающим затвором.
Рис. 1. Устройство транзистора с плавающим затвором (UG, US и UD - потенциалы затвора, истока и стока соответственно) Fig. 1. Floating gate transistor design (UG, US and UD are the gate, source and drain potentials, respectively)
В зависимости от соотношения между напряжением на туннельном диэлектрике Utun и высотой потенциального барьера различают туннелирование носителей заряда сквозь треугольный (туннелирование Фаулера - Нордгейма) и трапециевидный (прямое туннелирование) барьеры. Если Utun > фь, то барьер имеет треугольную форму, а туннельный ток через слой h-BN аппроксимируется уравнением Фаулера - Нордгейма
I
tunFN
8пЬфь d\m*
exp
-8Tzj2m*$2dl
3heU.
(1)
где S1 - площадь TMD-канала; m - масса электрона; Utun - напряжение на туннельном диэлектрике толщиной d^ h - постоянная Планка; т* - эффективная масса электрона в слое h-BN.
Трапециевидную форму барьер имеет при Utun < ф6, а туннельный ток Itun DT (Direct Tunnelling - прямое туннелирование) определяется по формуле [13]
I
Se'mU
2
tun
tunDT
8кЬфь d2m *
Ф,
V Utun J
2фь
VUtun
-1
exp
3heUt,
1 -
1-
Ф,
\3/2
U
tun J
(2)
Напряжение По делится между С1 и С2. При операции записи По > 0 и электроны с ТМБ-канала туннелируют на плавающий затвор, где накапливается отрицательный заряд QFG, а на туннельном диэлектрике конденсатора С1 будет падать напряжение, равное [14]:
\Utun I '
с
-UG +-
Q
FG
(3)
2 СС^ I С2 2 С I С2
Из (3) видно, что рост \иш\ с увеличением По ограничивается зарядом . Заряд, который накапливается за время действия записывающего импульса, равен:
qfg = 1
L.„dt.
где t1 - начало действия импульса; t2 - его окончание.
При операции стирания на управляющий электрод G подается отрицательное напряжение и накопленный отрицательный заряд уменьшается. В конце операции заряд плавающего затвора положительный. Напряжение на плавающем затворе в процессе
заряда = UG - Utun .
Пороговое напряжение. Накопленный на плавающем затворе заряд сдвигает пороговое напряжение на величину
ди = — Qfg .
C
C2
Со временем заряд меняется в соответствии с выражением
(4)
dQ
FG _
dt
= L
(5)
Здесь туннельный ток определяется выражением (1) или (2).
Рассмотрим туннелирование Фаулера - Нордгейма. Используя уравнения (1), (3)-(5), получаем дифференциальное уравнение для и
dt
а
C
\2
где
d2 2C + C d1 V 2C1 C2 у
S^m
(ug -ut)2exp
P di (Ci + C2)'
C2 (ug - u)_
а:
8%h$b m * Полученное решение имеет вид
P =
8W 2m *ф;
3/2 b
3he
u = ug-
Pdi
C,
2Q + C2
ln
ар
Pd (2Q + C2)
di (2Ci + C2)t ' expVC2 (Ug -Ut(0))
t+exp
где U (0) - пороговое напряжение до подачи импульса записи на затвор.
Ток между стоком и истоком. Ток между стоком и истоком ids зависит от напряжения UFG£ = UFG — U между плавающим затвором и истоком. Различают три режима: допороговый, линейный и режим насыщения [6]. Для UFG s ^ Ut (допороговая область)
ids = 0. (6)
Если UFG s > Ut, то линейный режим наблюдается при UDS < UFG S - Ut и
T - W
IDS =№nC J^
(ufg s — ut )uds — ± u
2
DS
(7)
где - подвижность электронов в слое МоБ2; С - емкость единицы площади туннельного диэлектрика.
Для режима насыщения UDS > UFG S - Ut и
СЮ \2
(иРО5 -и1) . (8)
В уравнениях (7) и (8) учтена устойчивость транзисторов, изготовленных из 2Б-ТМБ-кристаллов, к эффектам короткого канала [5, 15].
Результаты и их обсуждение. Приведем результаты DFT-расчетов параметров материалов для симуляции работы транзистора:
Мо8з
Ширина запрещенной зоны Eg.....................................2,14 эВ
Энергия сродства к электрону хМо^............................3,99 эВ
Термодинамическая работа выхода ФМо^...................5,06 эВ
Подвижность ци.............................................130,05 см2-В-1-с-1
Эффективная масса электронов m*................................0,40m
Ширина запрещенной зоны Eg.....................................5,85 эВ
Энергия сродства к электрону Х-ш.............................1,81 эВ
Термодинамическая работа выхода Фь-вм...................4,74 эВ
Диэлектрическая проницаемость в....................................6,90
Эффективная масса электронов m*................................0,24m
Вычислена термодинамическая работа выхода электронов для графена, которая составляет 4,25 эВ.
На рис. 2 показана зонная диаграмма устройства. Благодаря более высокому значению работы выхода MoS2 электроны переходят из графена в дихалькогенид и сообщают ему отрицательный заряд, а графен накапливает положительный заряд. Обмен зарядами закончится, когда уровни Ферми выровняются. Выравнивание зон (проводимости и валентной) между слоями h-BN и MoS2 будет определяться разницей в их сродстве к электрону: Хмо82 —Хьш. В случае графена выравнивание будет определяться разницей
между работой выхода графена и сродством к электрону Ф& — Хь-вК.
Вакуум Вакуум
Рис. 2. Зонная диаграмма структуры графен^-ВММ^г a - до создания контакта;
б - после создания контакта (пунктирная линия - уровень Ферми) Fig. 2. Band diagram of graphene/h-BN/MoS2 structure: a - before creating a contact; b - after creating a contact (the dotted line - the Fermi level)
Положение уровня Ферми в слое МоБ2 относительно минимума зоны проводимости контролируется напряжением затвора. Отметим, что согласование энергий уровня Ферми между графеном и слоем МоБ2 в равновесии требует смещения уровней вакуума по обеим сторонам барьера ^БК (см. рис. 2). В результате даже при нулевом приложенном смещении на слое h-BN между TMD-каналом и плавающим затвором образуется электрическое поле Еип0 = иш0/где Utun0 падение напряжения на диэлектрике при нулевом смещении. Сдвиг EF в графене можно выразить как [4]
БР = sign(n)hvpy|\n\,
где Vp - скорость Ферми.
Смещение уровня Ферми определяется половиной разницы работ выхода ТМО-канала и графена: (ф^2—Фа)/2 = 0,4 эВ. Таким образом, на плавающем затворе
плотность избыточных дырок, которые создают положительный заряд 5,22-10-15 Кл, равна 3,26-1014 см-2.
Высота потенциального барьера в слое МоБ2 составляет
и
ФЬ XmgSo Xh-BN ^
tun0 _
2
= 2,29 В.
Напряжение на плавающем затворе отлично от нуля и равно ^о = 0,11 В, даже если на затворе нет смещения, а значение порогового напряжения Щ0), согласно (4), с полученным начальным зарядом равно -0,24 В.
На рис. 3 показаны результаты моделирования процесса зарядки туннельными электронами плавающего затвора в интервале 0-0,01 с. В процессе записи исток заземлен, а потенциал G выше потенциала стока. Перед зарядкой напряжение на плавающем затворе ^о = 0,11 В. К затвору прикладывается положительное относительно стока смещение 3, 5, 7 и 9 В. Приложенное напряжение может приводить к изменению заряда плавающего затвора: сначала будет происходить компенсация положительного заряда, а затем рост отрицательного, что приведет к изменению напряжения ^о. По истечении 0,01 с внешнее напряжение снимается и процесс зарядки завершается. Теперь заряд заперт в плавающем затворе, и его напряжение остается неизменным. На рис. 3 проиллюстрирован сдвиг ^ и заряд QFG плавающего затвора при изменении напряжения
управляющего затвора UG. С увеличением UG скорость зарядки и максимальный накопленный заряд увеличиваются, что является логичным. Результаты расчета показывают, что время записи (время зарядки, за которое пороговое напряжение сдвигается на 1 В)
Рис. 3. Изменение заряда QFg плавающего затвора (a) и порогового напряжения Ut (б)
в процессе зарядки
Fig. 3. Change in floating gate charge QFG (a) and threshold voltage Ut (b) during charging
при ис = 5 В составляет порядка 380 мкс, при ис = 9 В уменьшается до 50 нс. Отметим, что напряжение ис = 3 В не меняет порогового значения напряжения и не приводит к зарядке плавающего затвора.
С использованием формул (6)-(8) построена ВАХ 1^(ис) для напряжения UDs = 0,01 В и разных интервалов ив (рис. 4). Характеристика имеет вид гистерезиса. Пороговое напряжение ниже для прямой развертки и выше для обратной. Кроме того, ширина окна гистерезиса (окна памяти) зависит от диапазона развертки: постоянно увеличивается размер окна гистерезиса, определяемого разницей между пороговым напряжением для обратной и прямой разверток. Центр окна гистерезиса располагается при положительном напряжении затвора. Это связано с тем, что заряд на плавающем затворе отрицательный (электроны) [3].
Следующий численный эксперимент показывает возможность использования представленного устройства в качестве мемристора. Будем подавать на управляющий электрод G последовательность импульсов. Ток в TMD-канале постоянно увеличивается при подаче возбуждающего импульса высотой -6 В и длительностью 1 мс и уменьшается при подаче тормозного импульса 5 В и длительностью 10 мкс (рис. 5). Видно, что уже после 10 импульсов проводимость канала близка к состоянию насыщения. Такое изменение проводимости канала аналогично поведению биологических синапсов, где использование возбуждающего или тормозящего пресинаптического импульса приводит соответственно к увеличению или уменьшению проводимости синапса.
зоо
250 200
С
^150
J?
100 50 0
-2 0 2 4 6 8 10
UG, В
Рис. 4. Зависимость тока между стоком и истоком IDS от напряжения на управляющем затворе UG: участок 1 - операция стирания;
участок 2 - операция записи Fig. 4. Drain-source current IDS dependence of control gate voltage UG: stage 1 - erase operation; stage 2 - write operation
Рис. 5. Изменение проводимости канала при множественных импульсах потенцирования и депрессии (на вставках - характеристики импульсов)
Fig. 5. Change in channel conductance during multiple potentiation and depression pulses (pulse characteristics are given in the insets)
Синаптическая пластичность (линейность, соотношение включение / выключение и количество аналоговых состояний) может настраиваться амплитудой импульса и его длительностью. Так, например, при увеличении длительности импульса можно прийти к насыщению проводимости и, наоборот, при уменьшении длительности можно выйти на линейный режим, когда проводимость меняется практически линейно.
Заключение. Результаты моделирования показывают, что транзистор с плавающим затвором на основе структуры графен/h-BN/MoS2 может накапливать заряд. Время зарядки (записи) при ив = 9 В составляет всего 50 нс, что говорит о высоком быстродействии устройства. Окно памяти может быть настроено изменением диапазона развертки исл- Кроме того, устройству присуща пластичность, которая выражается в возможности настройки проводимости канала, что важно для процесса обучения и при использовании его в качестве мемристора.
Литература
1. Two-terminal floating-gate memory with van der Waals heterostructures for ultrahigh on/off ratio / Q. A. Vu, Y. S. Shin, Y. R. Kim et al. // Nat. Commun. 2016. Vol. 7. Art. No. 12725. https://doi.org/10.1038/ ncomms12725
2. A reliable all-2D materials artificial synapse for high energy-efficient neuromorphic computing / J. Tang, C. He, J. S. Tang et al. // Adv. Funct. Mater. 2021. Vol. 31. Iss. 27. Art. No. 2011083. https://doi.org/10.1002/adfm.202011083
3. A high-performance MoS2 synaptic device with floating gate engineering for neuromorphic computing / P. Tathagata, A. Tanweer, K. T. Krishna et al. // 2D Mater. 2019. Vol. 6. No. 4. Art. No. 045008. https://doi.org/10.1088/2053-1583/ab23ba
4. Controlled charge trapping by molybdenum disulphide and graphene in ultrathin heterostructured memory devices / M. Sup Choi, G.-H. Lee, Y.-J. Yu et al. // Nat. Commun. 2013. Vol. 4. Art. No. 1624. https://doi.org/10.1038/ncomms2652
5. MoS2 transistors with 1-nanometer gate lengths / S. B. Desai, S. R. Madhvapathy, A. B. Sachid et al. // Science. 2016. Vol. 354. Р. 99-102. https://doi.org/10.1126/science.aah4698
6. Zhang C., Hasan S. M. R. A new floating-gate MOSFET model for analog circuit simulation and design // Analog Integr. Circ. Sig. Process. 2018. Vol. 101. P. 1-11. https://doi.org/10.1007/s10470-018-1374-3
7. QuantumATK: an integrated platform of electronic and atomic-scale modelling tools / S. Smidstrup, T. Markussen, P. Vancraeyveld et al. // J. Phys.: Condens. Matter. 2019. Vol. 32. No. 1. Art. No. 015901. https://doi.org/10.1088/1361-648X/ab4007
8. The PseudoDojo: Training and grading a 85 element optimized norm-conserving pseudopotential table / M. J. van Setten, M. Giantomassi, E. Bousquet et al. // Comput. Phys. Commun. 2018. Vol. 226. P. 39-54. https://doi.org/10.1016/j.cpc.2018.01.012
9. Perdew J. P., Burke K., Ernzerhof M. Generalized gradient approximation made simple // Phys. Rev. Lett. 1996. Vol. 77. P. 3865-3868. https://doi.org/10.1103/PhysRevLett.77.3865
10. Grimme S., Antony J., Ehrlich S., Krieg H. A consistent and accurate ab initio parametrization of density functional dispersion correction (DFT-D) for the 94 elements H-Pu // J. Chem. Phys. 2010. Vol. 132. Iss. 15. Art. No. 154104. https://doi.org/10.1063/L3382344
11. Heyd J., Scuseria G. E., Ernzerhof M. Hybrid functionals based on a screened Coulomb potential // J. Chem. Phys. 2003. Vol. 118. Iss. 18. P. 8207-8215. https://doi.org/10.1063/L1564060
12. Heyd J., Scuseria G. E., Ernzerhof M. Erratum: "Hybrid functionals based on a screened Coulomb potential" [J. Chem. Phys. 118, 8207 (2003)] // J. Chem. Phys. 2006. Vol. 124. Iss. 21. Art. No. 219906. https://doi.org/10.1063/L2204597
13. Schuegraf K. F., Hu C. Hole injection SiO /sub 2/ breakdown model for very low voltage lifetime extrapolation // IEEE Transactions on Electron Devices. 1994. Vol. 41. Iss. 5. P. 761-767. https://doi.org/ 10.1109/16.285029
14. Kolodny A., Nieh S. T. K., Eitan B., Shappir J. Analysis and modeling of floating-gate EEPROM cells // IEEE Transactions on Electron Devices. 1986. Vol. 33. Iss. 6. P. 835-844. https://doi.org/10.1109/T-ED.1986.22576
15. Liu H, Neal A. T, Ye P. D. Channel length scaling of MoS2 MOSFETs // ACS Nano. 2012. Vol. 6. Iss. 10. P. 8563-8569. https://doi.org/10.1021/nn303513c
Статья поступила в редакцию 01.11.2023 г.; одобрена после рецензирования 18.12.2023 г.;
принята к публикации 14.06.2024 г.
Информация об авторе
Мефтахутдинов Руслан Максутович - кандидат физико-математических наук, доцент, старший научный сотрудник лаборатории диффузионных процессов Научно-исследовательского института им. С. П. Капицы Ульяновского государственного университета (Россия, 432700, г. Ульяновск ул. Льва Толстого, 42), старший научный сотрудник научно-исследовательской лаборатории мемристив-ных систем на основе самоорганизованных структур НПК «Технологический центр» (Россия, 124498, г. Москва, г. Зеленоград, пл. Шокина, 1, стр. 7), postbox.mrm@gmail.com
References
1. Vu Q. A., Shin Y. S., Kim Y. R., Nguyen V. L., Kang W. T., Kim H., Luong D. H., Lee I. M. et al. Two-terminal floating-gate memory with van der Waals heterostructures for ultrahigh on/off ratio. Nat. Commun., 2016, vol. 7, art. no. 12725. https://doi.org/10.1038/ncomms12725
2. Tang J., He C., Tang J. S., Yue K., Zhang Q., Liu Y., Wang Q., Wang S. P. et al. A reliable all-2D materials artificial synapse for high energy-efficient neuromorphic computing. Adv. Funct. Mater., 2021, vol. 31, iss. 27, art. no. 2011083. https://doi.org/10.1002/adfm.202011083
3. Tathagata P., Tanweer A., Krishna K. T., Chetan S. T., Arindam G. A high-performance MoS2 synaptic device with floating gate engineering for neuromorphic computing. 2D Mater., 2019, vol. 6, no. 4, art. no. 045008. https://doi.org/10.1088/2053-1583/ab23ba
4. Sup Choi M., Lee G.-H., Yu Y.-J., Lee D.-Y., Lee S. H., Kim P., Hone J., Yoo W. J. Controlled charge trapping by molybdenum disulphide and graphene in ultrathin heterostructured memory devices. Nat. Commun., 2013, vol. 4, art. no. 1624. https://doi.org/10.1038/ncomms2652
5. Desai S. B., Madhvapathy S. R., Sachid A. B., Llinas J. P., Wang Q., Ahn G. H., Pitner G., Kim M. J. et al. MoS2 transistors with 1-nanometer gate lengths. Science, 2016, vol. 354, pp. 99-102. https://doi.org/ 10.1126/science.aah4698
6. Zhang C., Hasan S. M. R. A new floating-gate MOSFET model for analog circuit simulation and design. Analog Integr. Circ. Sig. Process., 2018, vol. 101, pp. 1-11. https://doi.org/10.1007/s10470-018-1374-3
7. Smidstrup S., Markussen T., Vancraeyveld P., Wellendorff J., Schneider J., Gunst T., Verstichel B., Stradi D. et al. QuantumATK: an integrated platform of electronic and atomic-scale modelling tools. J. Phys.: Condens. Matter., 2019, vol. 32, no. 1, art. no. 015901. https://doi.org/10.1088/1361-648X/ab4007
8. Van Setten M. J., Giantomassi M., Bousquet E., Verstraete M. J., Hamann D. R., Gonze X., Rignanese G.-M. The PseudoDojo: Training and grading a 85 element optimized norm-conserving pseudopotential table. Comput. Phys. Commun., 2018, vol. 226, pp. 39-54. https://doi.org/10.1016/ j.cpc.2018.01.012
9. Perdew J. P., Burke K., Ernzerhof M. Generalized gradient approximation made simple. Phys. Rev. Lett., 1996, vol. 77, pp. 3865-3868. https://doi.org/10.1103/PhysRevLett.77.3865
10. Grimme S., Antony J., Ehrlich S., Krieg H. A consistent and accurate ab initio parametrization of density functional dispersion correction (DFT-D) for the 94 elements H-Pu. J. Chem. Phys., 2010, vol. 132, iss. 15, art. no. 154104. https://doi.org/10.1063/L3382344
11. Heyd J., Scuseria G. E., Ernzerhof M. Hybrid functionals based on a screened Coulomb potential. J. Chem. Phys., 2003, vol. 118, iss. 18, pp. 8207-8215. https://doi.org/10.1063/L1564060
12. Heyd J., Scuseria G. E., Ernzerhof M. Erratum: "Hybrid functionals based on a screened Coulomb potential" [J. Chem. Phys. 118, 8207 (2003)]. J. Chem. Phys., 2006, vol. 124, iss. 21, art. no. 219906. https://doi.org/10.1063/L2204597
13. Schuegraf K. F., Hu C. Hole injection SiO /sub 2/ breakdown model for very low voltage lifetime extrapolation. IEEE Transactions on Electron Devices, 1994, vol. 41, iss. 5, pp. 761-767. https://doi.org/ 10.1109/16.285029
14. Kolodny A., Nieh S. T. K., Eitan B., Shappir J. Analysis and modeling of floating-gate EEPROM cells. Transactions on Electron Devices, 1986, vol. 33, iss. 6, pp. 835-844. https://doi.org/10.1109/T-ED.1986.22576
15. Liu H., Neal A. T., Ye P. D. Channel length scaling of MoS2 MOSFETs. ACS Nano, 2012, vol. 6, iss. 10, pp. 8563-8569. https://doi.org/10.1021/nn303513c
The article was submitted 01.11.2023; approved after reviewing 18.12.2023;
accepted for publication 14.06.2024.
Information about the author
Ruslan M. Meftakhutdinov - Cand. Sci. (Phys.-Math.), Assoc. Prof., Senior Scientific Researcher of the Laboratory of Diffusion Processes, S. P. Kapitsa Scientific Research Institute, Ulyanovsk State University (Russia, 432700, Ulyanovsk, Leo Tolstoy st., 42), Senior Scientific Researcher of the Research Laboratory of Memristive Systems Based on Self-Organized Structures, SMC "Technological Center" (Russia, 124498, Moscow, Zelenograd, Shokin sq., 1, bld. 7), postbox.mrm@gmail.com
