CC BY
33
УДК 681.32
Вестник СибГАУ Том 17, № 4. С. 1020-1027
МОДЕЛИРОВАНИЕ ОТКАЗОУСТОЙЧИВОГО ЭЛЕМЕНТА ДЛЯ АЭРОКОСМИЧЕСКИХ ВЫЧИСЛИТЕЛЬНЫХ КОМПЛЕКСОВ
С. Ф. Тюрин
Пермский национальный исследовательский политехнический университет Российская Федерация, 614990, г. Пермь, Комсомольский просп., 29 Е-mail: tyurinsergfeo@yandex.ru
Моделируется отказоустойчивый КМОП-логический элемент - отказоустойчивый инвертор ОИ с резервированием на транзисторном уровне для высоконадёжных аэрокосмических применений. Такой элемент ранее использовался как функционально полный толерантный (ФПТЭ), однако при объединении четырёх входов возникает возможность парирования отказа одного любого транзистора в верхней (подключение шины «+» питания) или нижней частях схемы (подключение шины «ноль вольт»). Повышение вероятности безотказной работы становится возможным вследствие логического закона повторения. Для реализации элемента 2И-НЕ необходимо увеличение числа входов до восьми. Предлагаемое резервирование может быть использовано в ра-диационно стойкой аппаратуре аэрокосмических вычислительных комплексов. Выигрыш по сравнению с троированием (мажоритированием) на уровне элемента может в ряде случаев обеспечиваться за счёт исключения мажоритарного органа. С целью тестирования отказоустойчивых элементов на этапе производства и/или эксплуатации предлагается использовать раздельное управление питанием подложек транзисторов, причём после такого тестирования питание осуществляется от одного источника.
Моделирование отказоустойчивого КМОП-логического элемента выполняется в системе схемотехнического моделирования NI Multisim 10 фирмы National Instruments Electronics Workbench Group и подтверждает работоспособность предложенных технических решений.
Рассматривается статическое и динамическое моделирование, делается вывод о возможности тестирования таких элементов путём использования раздельного питания по подложкам резервированных транзисторов.
Ключевые слова: логический элемент, КМОП-транзистор, избыточность, транзисторное резервирование, временная диаграмма, моделирование в системе схемотехнического моделирования NI Multisim 10 фирмы National Instruments Electronics Workbench Group.
Sibirskii Gosudarstvennyi Aerokosmicheskii Universitet imeni Akademika M. F. Reshetneva. Vestnik Vol. 17, No. 4, P. 1020-1027
MODELING OF A FAULT TOLERANT ELEMENT FOR AEROSPACE COMPUTER COMPLEXES
S. F. Tyurin
Perm National Research Polytechnic University 29, Komsomolsky Av., Perm, 614990, Russian Federation Е-mail: tyurinsergfeo@yandex.ru
The paper simulates CMOS radiation hardened by design logic element with transistor-level redundancy for high-reliability aerospace applications. This element was previously used as a functionally-complete tolerance (FPTE), however, when combined four inputs there is a possibility of failure of one parry of any transistor in the upper (connection "+" power bus) or the lower parts of the circuit (bus connection "zero volts"). Increasing the probability of failure-free operation is made possible by a logical repetition of the law. To implement 2AND-NOT it needs to increase the number of inputs up to eight elements. Quadruple transistor structures, parrying one failure in each quartet are proposed.
In comparison with triple redundancy win can be provided by eliminating the majority body in some cases. In order to test the failover components in production and / or exploitation it is offered to use separate control power transistor wafers with testing after such power is supplied from a single source.
Modeling is performed in the system NI Multisim 10 by National Instruments Electronics Workbench Group. Simulation confirms efficiency of the proposed technical solutions. We consider the static and dynamic modeling; the conclusion about the possibility of testing such elements by using separate power supply for redundant substrates transistors is made.
Keywords: logic element, CMOS transistor, redundancy, reliabilities, radiation hardened by design, NI multisim 10 by national instruments electronics workbench group.
Введение. Научно-технологическое направление создания высоконадёжных, радиационно стойких микросхем для аэрокосмических применений является весьма актуальным [1]. Обеспечение радиационной стойкости путём схемных и технологических методов, обозначаемое в англоязычной литературе RHBD (Radiation Hardened By Design), позволяет создать радиационно стойкие (РС, RT - Radiation Tolerant) аэрокосмические вычислительные комплексы, которые сохраняют работоспособность при дозе поглощённого излучения более 300 крад. Одним из путей обеспечения РС является резервирование. Традиционно для парирования отказов используют тройное резервирование или мажоритирование «два из трёх» (Triple Modular Redundancy, TMR). Ранее автором предложено резервирование на транзисторном уровне, являющее собой на данный момент крайний уровень резервирования по сравнению с резервированием каналов, устройств глубоким мажоритированием и даже мажоритированием отдельных элементов [2-5]. Однако при производстве транзисторно-резервиро-
ванных микросхем возникает проблема контроля работоспособности, которая в случае троирования решается путём отключения одного канала (например, выключив один из каналов источника питания) и проверки функционирования на двух оставшихся. В случае транзисторного резервирования так сделать нельзя. Предлагается использовать раздельное питание подложек КМОП-транзисторов и при тестировании отключать один из них по всей микросхеме. Выполним моделирование и проверим возможность такого контроля.
Моделирование нерезервированного инвертора.
Построим инвертор без резервирования на КМОП-транзисторах [6] с отдельными выводами подложек в системе схемотехнического моделирования NI Multisim 10 фирмы National Instruments Electronics Workbench Group (рис. 1).
Подадим на вход Х последовательность прямоугольных импульсов частотой 4 МГц, на модели осциллографа наблюдаем процесс отрицания Х - временную диаграмму инвертирования сигнала Х (рис. 2).
Рис. 1. Инвертор без резервирования на КМОП-транзисторах с отдельными выводами подложек
Рис. 2. Процесс отрицания Х - временная диаграмма инвертирования сигнала Х
Видим выбросы сигнала при переключениях с 0 на 1 и с 1 на 0. Отключаем подложку верхнего транзистора (рис. 3).
Видим, что инвертор становится неработоспособным в случае отказа верхнего транзистора. Аналогично можно промоделировать отказ нижнего транзистора.
Моделирование инвертора с транзисторным резервированием. Выполним моделирование так называемого функционально полного толерантного элемента (ФПТ) [7-10], используемого в режиме инвертора (рис. 4).
При таком резервировании быстродействие уменьшается в 2 раза - в каждой цепи теперь не один, а два
транзистора. Но зато обеспечивается отказоустойчивость - при отказе одного любого транзистора в верхней или в нижней частях схемы или даже и в верхней, и в нижней одновременно. Отключаем подложку 1 (рис. 5).
Видим, что схема работоспособна. Аналогично можно убедиться, что схема работает без изменений при отключении подложки одного транзистора в верхней или (и) в нижней частях схемы. Однако при отключении сразу двух подложек в одной из частей схем возникает отказ, схема переходит в состояние неисправности (рис. 6).
Wcc
JE
NOT(X)
П
Т1 0 0000 s Т2 389 1366 MS Т2-Т1 389 1366
VA1 S 0000 V VAÎ 5 0000 V VA2-VA1 0 0000 V
VB1 1 4 4 6 0 6 VB2 6 4 2 Б 1 VB2-VB1 -8 03SS
г-Time base Tngger Edge О jt Channel A Channel В Reduoe Reverse
|0.10us/diu | 5 V/Diu [fj | 5 V/Diu
X position | 0.00 Level 0.00 Y position |-0.40 ^ Y position
ИЯ В/А I AfB I Е5Д Aj _Bj _EttJ ACJDJIEH AEj OjEH Save
б
Рис. 3. Нарушение работоспособности инвертора: а - схема с отключённой подложкой транзистора />-проводимости; б - временная диаграмма
а
б
Рис. 4. Функционально полный толерантный элемент в режиме инвертора: а - схема на КМОП-транзисторах; б - временная диаграмма работы ФПТ в режиме инвертора
а
б
Рис. 5. Функционально полный толерантный элемент в режиме инвертора: а - схема на КМОП-транзисторах с отключённой подложкой одного транзистора />-проводимости; б - временная диаграмма работы ФПТ в режиме инвертора с отключённой подложкой одного транзистора />-проводимости
f-Vcc
X
¿i Function Generator х|
—W■■■■
Frequency 14 \мЙгШ
Duty cycle 150 S *
Anplitude 15 ft 1 V ft
Offset 10 a
— Common
а
б
Рис. 6. Функционально полный толерантный элемент в режиме инвертора: а - схема на КМОП-транзисторах с отключёнными подложками двух транзисторов р-проводимости; б - временная диаграмма работы ФПТ в режиме инвертора с отключёнными подложками двух транзисторов р-проводимости
Заключение. Таким образом, логические элементы с транзисторным резервированием и раздельным подключением подложек могут быть использованы в отказоустойчивых логических ПЛИС РРСД [11-16] для процессоров и устройств бортовых цифровых вычислительных комплексов, обеспечивающих радиационную стойкость посредством архитектурных
решений. При этом вероятность безотказной работы значительно превышает таковую для троированных решений. Тестирование с отключением подложек может быть осуществлено как на этапе производства с последующим подключением по всем соответствующим входам источника питания, так и на этапе эксплуатации, например, при использовании релейной
коммутации. Можно показать, что в предлагаемых структурах возможно дублирование источника питания [4]. Однако в соответствии с ограничениями проектирования Мида и Конвей число транзисторов в последовательной цепочке не должно быть больше 4-х [17]. Поэтому необходима декомпозиция исходной схемы, если число транзисторов в последовательной цепочке превышает 2, так как при транзисторном резервировании происходит увеличение в два раза. Если ограничение выполняется, то предлагаемое резервирование в ряде случаев, как это ни парадоксально, даже менее затратно, чем троирование, так как в последнем случае необходимы мажоритары.
Библиографические ссылки
1. Чекмарёв С. А. Способ и система инъекции ошибок для тестирования сбоеустойчивых процессоров бортовых систем космических аппаратов // Вестник СибГАУ. 2014. № 4 (56). С. 132-138.
2. Tyurin S. F. Retention of functional completeness of Boolean functions under "failures" of the arguments // Automation and Remote Control. 1999. Vol. 60, No 9, part 2. Рр. 1360-1366.
3. Tyurin S. F., Grekov A. V. Functionally Complete Tolerant Elements // International Journal of Applied Engineering Research. 2015. Vol. 10, № 14. Рp. 3443334442.
4. Kamenskih A. N., Tyurin, S. F. Application of redundant basis elements to increase self-timedcircuits reliability // Proceedings of the 2014 IEEE North West Russia Young Researchers in Electrical and Electronic Engineering Conference. ElConRusNW, 2014. P. 47-50.
5. Тюрин С. Ф. Функционально полные толерантные элементы ПЛИС FPGA для аэрокосмических вычислительных комплексов // Вестник СибГАУ. 2016. Т. 17, № 2. С. 484-489.
6. Угрюмов Е. П. Цифровая схемотехника : учеб. пособие. СПб. : БХВ-Петербург, 2004. 518 с.
7. Пат. 2438234 Российская Федерация. Функционально полный толерантный элемент / Тюрин С. Ф., Громов О. А. Опубл. 27.12.2011, Бюл. № 36.
8. Пат. 2449469 Российская Федерация. Функционально полный толерантный элемент / Тюрин С. Ф., Громов О. А., Греков А. В. Опубл. 27.04.2012, Бюл. № 12.
9. Пат. 2449469 Российская Федерация. Функционально полный толерантный элемент / Тюрин С. Ф., Громов О. А., Греков А. В. Опубл. 27.04.2012, Бюл. № 12.
10. Пат. 2541854 Российская Федерация. Функционально полный толерантный элемент / Дудкин Ю. П., Тюрин С. Ф., Южаков А. А., Громов О. А. Опубл. 20.02.2015, Бюл. № 5.
11. Цыбин С. Программируемая коммутация ПЛИС: взгляд изнутри [Электронный ресурс]. URL: http://www.kit-e.ru/articles/plis/2010_11_56.php (дата обращения: 16.12.2014).
12. Пат. 2503993 Российская Федерация. Программируемое логическое устройство / Тюрин С. Ф., Набатов А. В., Громов О. А., Греков А. В., Карлов Д. А. Опубл. 10.01.2014, Бюл. № 1.
13. Пат. 25447502544750 Российская Федерация. Программируемое логическое устройство / Тюрин С. Ф. Опубл. 20.03.2015, Бюл. № 8.
14. Пат. 2547229 Российская Федерация. Программируемое логическое устройство / Тюрин С. Ф., Городилов А. Ю., Вихорев Р. В. Опубл. 10.04.2015, Бюл. № 10.
15. Золотуха Р., Комолов Д. Stratix III - новое семейство FPGA фирмы Altera [Электронный ресурс]. URL: http://kit-e.ru/assets/files/pdf/2006_12_30.pdf (дата обращения: 28.11.2015).
16. Использование ресурсов ПЛИС Stratix III фирмы Altera при проектировании микропроцессорных ядер [Электронный ресурс]. URL: file:///C:/Users/% D0%A2%D 1 %8E%D 1 %80%D0%B8%D0%BD/Desktop/ %D0%A6%D1%8B%D0%B1 %D0%B8%D0%BD%2010 %20%D0%B3%D0%BE%D0%B4.pdf (дата обращения: 27.11.2015).
17. Дж. Д. Ульман. Вычислительные аспекты СБИС / пер. с англ. А. В. Неймана ; под ред. П. П. Пархоменко. М. : Радио и связь, 1990. 480 с.
References
1. Chekmarev S. A. [Method and system for testing the error injection failures resistant processor of board system of spacecrafts]. VestnikSibGAU. 2014, No. 4 (56), Р. 132-138 (In Russ.).
2. Tyurin S. F. Retention of functional completeness of Boolean functions under "failures" of the arguments. Automation and Remote Control. 1999, Vol. 60, No. 9, Part 2, P. 1360-1366.
3. Tyurin S. F., Grekov A. V. Functionally Complete Tolerant Elements. International Journal of Applied Engineering Research. 2015, Vol. 10, No. 14, P. 3443334442.
4. Kamenskih A. N., Tyurin S. F. Application of redundant basis elements to increase self-timed circuits reliability. Proceedings of the 2014 IEEE North West Russia Young Researchers in Electrical and Electronic Engineering Conference. ElConRusNW 2014, P. 47-50.
5. Tyurin S. F. [Functionally-complete tolerant element FPGA for aerospace computers]. Sibirskii Gosudarstven-nyi Aerokosmicheskii Universitet imeni Akademika M. F. Reshetneva. Vestnik. 2016, Vol. 17, No. 2, P. 484489 (In Russ.).
6. Ugriumov Evgenii Pavlovich. Tsifrovaia skhemo-tekhnika [Digital circuitry]. St. Petersburg, BKhV Publ., 2004, 518 p.
7. Tiurin S. F., Gromov O. A. Funktsional'no-polnyi tolerantnyi element [Functionally full-tolerant element]. Patent RF, No 2438234, 2011.
8. Tiurin S. F., Gromov O. A., Grekov A. V. Funktsional'no-polnyi tolerantnyielement [Functionally full-tolerant element]. Patent RF, No 2449469, 2012.
9. Tiurin S. F., Gromov O. A., Grekov A. V., Suleimanov A. A. Funktsional'no-polnyi tolerantnyi element [Functionally full-tolerant element]. Patent RF, No. 2 496 227, 2013.
10. Dudkin Iu. P., Tiurin S. F., Iuzhakov A. A., Gromov O. A. Funktsional'no-polnyi tolerantnyi element [Functionally full-tolerant element)]. Patent RF, No. 2541854, 2015.
11. Tsybin S. Programmiruemaya kommutatsiya PLIS: vzgliad iznutri [Programmable switching FPGA Insights] (In Russ.). Available at: http://www.kit-e.ru/articles/plis/2010_11_56.php (accessed 16.12.2014).
12. Tiurin S. F., Nabatov A. V., Gromov O. A., Gre-kov A. V., Karlov D. A. Programmiruemoe logiches-koe ustroistvo [Programmable logic device]. Patent RF, No. 2503993, 2014.
13. Tiurin S. F. Programmiruemoe logicheskoe us-troistvo [Programmable logic device]. Patent RF, No. 2544750, 2015.
14. Tiurin S. F., Gorodilov A. Iu., Vikhorev R. V. Programmiruemoe logicheskoe ustroistvo [Programmable logic device]. Patent RF, No. 2547229, 2015.
15. Zolotukha R., Komolov D. Stratix III - novoe se-meistvo FPGA firmy Altera [Stratix III - a new family of
FPGA from Altera] (In Russ.) Available at: http://kit-e. ru/assets/files/pdf/2006_12_30.pdf (accessed 28.11.2015).
16. Isporzovanie resursov PLIS Stratix III firmy Altera pri proektirovanii mikroprotsessornykh yader [Resource use of Stratix III FPGA from Altera the design of microprocessor cores]. Available at: file:///C:/Users/ %D0%A2%D1%8E%D1 %80%D0%B8%D0%BD/Desktop /%D0%A6%D1%8B%D0%B1%D0%B8%D0%BD%2010 %20%D0%B3%D0%BE%D0%B4.pdf (accessed 27.11. 2015).
17. Ul'man Dzh. D. Vychislitel'nye aspekty SBIS.
[Computational Aspects of VLSI]. Moscow, Radio i sviaz' Publ., 1990, 480 p.
© Тюрин С. Ф., 2016
