МНОГОУРОВНЕВЫЙ ПОДХОД И ДЕКОМПОЗИЦИЯ ПРИ МОДЕЛИРОВАНИИ СИСТЕМЫ ПАМЯТИ АВТОМАТИЗИРОВАННЫХ СИСТЕМ УПРАВЛЕНИЯ ВОЕННОГО НАЗНАЧЕНИЯ Текст научной статьи по специальности «Компьютерные и информационные науки»

МБЛН 01? СОММиШСЛТКЖ Б((ШРМБШ: Iss. 1 (141). 2018

Ю.Л.Кругляк

кандидат технических наук доцент

Д.О.Петрич

кандидат технических наук

Ю.А.Загрутдинов

Федеральное государственное казенное военное образовательное учреждение высшего профессионального образования «Военно-космическая академия имени А.Ф.Можайского» Министерства обороны Российской Федерации

МНОГОУРОВНЕВЫЙ ПОДХОД И ДЕКОМПОЗИЦИЯ

ПРИ МОДЕЛИРОВАНИИ СИСТЕМЫ ПАМЯТИ АВТОМАТИЗИРОВАННЫХ

СИСТЕМ УПРАВЛЕНИЯ ВОЕННОГО НАЗНАЧЕНИЯ

В работе описан научно-методический подход к моделированию многоуровневой системы памяти, приведены выражения для расчета основных показателей надежности. Представленную модель целесообразно использовать для проведения сравнительной оценки различных методов повышения надежности при разработке систем памяти перспективных вычислительных средств автоматизированных систем управления военного назначения.

Запоминающие устройства (ЗУ) в отношении повторяемости элементов являются наиболее однородными и регулярными структурами по сравнению с другими устройствами вычислительной системы (ВС).

С развитием вычислительной техники наблюдается устойчивая тенденция увеличения информационной емкости ЗУ. Повышение быстродействия процессоров и стремление к миниатюризации радиоэлектронной аппаратуры предъявляют трудно совместимые требования к ЗУ. Система памяти универсальной ВС должна иметь информационную емкость 109...1012 бит и больше при времени обращения менее 5 не и потребляемой мощности около 1 мкВт/бит. Эти характеристики должны сочетаться с высокой надежностью, приемлемой стоимостью, малыми габаритами и массой. Вследствие этого ЗУ современныхВСимеетвесьмасложную многоуровневую (иерархическую) структуру, позволяющую в определенной мере удовлетворить все необходимые требования при ограниченном наборетехническихсредств [1,2].

Типичная иерархическая структура системы памяти современной ВС представлена на рис.1.

Рис.1. Иерархическая структура системы памяти современной ВС

Непосредственно связанные с процессором устройства памяти составляют верхние уровни иерархии. Они имеют максимальное быстродействие, но относительно малую информационную емкость. На остальных уровнях иерархии устройства памяти располагаются по мере увеличения информационной емкости и связанного с этим уменьшения быстродействия.

Таким образом, рассмотренная структура системы памяти позволяет использовать для решения задач математического моделирования ЗУ перспективных ВС многоуровневый подход идекомпозицию [3,4].

Декомпозиция предполагает:

1. Разбиение сложной задачи (системы) на несколько простых задач (модулей).

2. Четкое определение функций каждого модуля, решающего отдельную задачу.

3. Определение правил взаимодействия между модулями.

При многоуровневом подходе:

1. Все множество модулей разбивается на уровни (при этом функции всех уровней четко определены).

2. Уровни образуют иерархию (т.е. сущесщгот верхние и нижние).

3. Для решения своих задач каждый уровень обращается с запросами только к модулям непосредственно примыкающего нижнего (верхнего) уровня.

4. Результаты работы модулей уровня могут быть переданы только соседнему уровню.

Такой подход позволяет достичь упрощения решения задач анализа сложных систем.

С учетом вышеизложенного далее производится моделирование и расчет основных показателей надежности для одного уровня памяти с коррекцией ошибок.

В [5] память рассматривается как канал хранения данных, в котором информация распространяется не в пространстве, а во времени. Обобщенный канал хранения данных представлен на рис.2.

При этом кодеру известны подмножества 50 £ и £ 5' элементы которых соответствуют разрядам ячеек, отказавших соответственно в «0» и «1» до записи данных в память. Декодеру известны подмножества 50е5о и ¿"е^, элементы которых соответствуют разрядам ячеек, отказавших соответственно в «0» и «1» до записи данных, а также подмножества Я0 е Щ и Я'е Я', элементы которых соответствуют разрядам ячеек, отказавших соответственно в «0» и «1» после записи данных в память.

Обобщенный канал (рис. 2), характеризуемый множествами ^, 5/, 50', 5/', Я'^ Я'^ 50' и Я", 5" и Я", множеством отказов переданных кодеру 2дк и словом е, моделирующим ошибки в канале достаточно хорошо описывает все возможные ситуации, которые могут реально возникнуть в памяти.

Однако данная модель не учитывает возможности применения современных схем уменьшения кратности корректируемой

Рис.2. Обобщенный канал хранения данных

МБЛН 01? соммишслткж Б(.)иГ1]Е>:М/1:БТ«ГТ. Iss. 1 (141). 2018

Рис. 3. Структурнаясхемаканалапамяти

Рис. 4. Граф функционирования ОЗУ с реконфигурацией отказавших разрядов накопителя (г=1)

ошибки, путем разнесения ошибок в слове по разным адресам (перемежения).

С учетом этого предлагаемая структурная схема канала памяти представлена на рис.3.

Перечислим блоки, входящие в структурную схему.

КК (ДК) — кодер (декодер) канала, обеспечивает корректирующее кодирование с целью защиты от ошибок.

П (ДП) — перемежитель (деперемежитель), обеспечивает перемежение с целью декорреляции ошибок.

УК — средства управления каналом памяти.

Покажем, что решение задачи определения параметровтакогоканалапамятинепосредственно из обобщенного каналахраненияданныхявляется принципиально возможной.

Для оценки надежности такого ОЗУ предположим, что отказы микросхем (МС) памяти независимы и равновероятны, время до отказа распределено по экспоненциальному закону, а в начальный момент времени все МС памяти

исправны. Надежность общего оборудования считаем идеальной.

Очевидно, что отказ такого ОЗУ наступит в случае появления в одной из линеек памяти (ЛП) более г отказавших разрядов, превышающих возможности схемы реконфигурации.

Граф функционирования такой системы при г=1 приведенна рис.4. Возможными состояниями устройства являются следующие:

0 — все оборудование ОЗУ работоспособно;

1 — отказала одна МС памяти в одной из ш линеек, реконфигурация отказавшего разряда;

I — отказало по одной МС в г линейках, реконфигурация отказавших разрядов;

т — отказало по одной МС во всех линейках, реконфигурация отказавших разрядов резервными;

т+1 — отказали две МС в одной линейке (событие «Отказ ОЗУ»),

По графу состояний можно получить систему дифференциальных уравнений:

Фо (()

йг (г)

йг

= ^о Рш+\ (г)- тк ^Ро (г); = ткХр0 (г) - (тк -1) Хр1 (г);

йРг (г)

йг

= к (т - / +1) Хр1-1 (г) - (тк - /) Хр1 (г);

йРт (г)

йг

= к (т - т + 1)^рт-1 (г )-

-(тк -т)Хрт (г);

(1)

Фт+1 (г )

= рт+1 (г) + (тк - т) ^т (г) "

йг

т-1

+ Х / (к -1)^ (г);

/=1

Из(1) следует, что

Р =

(т - / +1) к тк - /

ч-1

(2)

где

* / (т - ] +1) к

ъ = П-;—:—

]=1 тк - ]

(4)

Из первого уравнения системы (1) следует,

что

тк X Мо

Рт+1 - Ро •

(5)

Учитывая условие нормировки и соотношения (2) — (5), можно найти, что

Ро =

1

л т тк X

1+Х&—

/=1 ^о

(6)

т+1

ТР (г ) = 1.

/=0

Для нахождения стационарных вероятностей пребывания устройства в каждом состоянии из системы дифференциальных уравнений можно получить и решить систему алгебраических уравнений.

Поскольку для рассматриваемой системы состояниями работоспособности являются состояния 1,1 ,...,т коэффициент готовности для этой системы равен сумме вероятностей пребывания во всех этих состояниях

т

кг = Т р.

/=0

С учетом (3) коэффициент готовности находится по формуле

т

К = Ро +1 Ро Ъг , /=1

а после подстановки выражений (4) и (6)

т

1 +

Кг =

/=1

, т тк X

1+—

/=1 ^о

(7)

Учитывая (2), Рг-(/ = 1,...т) можно выразить через Р0

Р = Р>Х/ (3)

Средняя наработка Тж до отказа ОЗУ равна математическому ожиданию времени пребывания устройства в множестве работоспособных состояний 0,1 ,...,т при условии, что в начальный момент времени оно находилось в нулевом состоянии, т.е. Р0(0) = 1.

Проведя ряд преобразований, получаем

+1. (8) ткX X ^=1 тк -1}=1 тк - } +1

Полученные соотношения позволяют оценить влияние параметров ОЗУ на показатели надежности.

Заключение

Таким образом, центральным моментом при рассмотренном подходе является выбор модели канала памяти. Представленная модель достаточно точно отражает статистику ошибок в канале, дает возможность быстрого определения ее параметров по статистике и не требует значительных вычислительных ресурсов для проведения дальнейших расчетов, что особенно важно в адаптивных системах.

МБЛШ 01? соммишслткж Б((ШРмБШ: Iss. 1 (141). 2018

СПИСОК ЛИТЕРАТУРЫ

1. Горшков В.Н. Расчет надежности оперативных запоминающих устройств / В.Н.Горшков, Ю.Л.Кругляк.—Учеб. пособие. — Пушкин: ВИ(СиСОВ) ВКАимени А.Ф. Можайского, 2007. - 52 с.

2. Соломенчук В.Г. Железо ПК/ В.Г.Соломенчук, П.В.Соломенчук - СПб.: БХВ - Петербург, 2011. -448 с.

3. Мелентьев О.Г. Теоретические аспекты передачи данных по каналам с группирующимися

ошибками / Под редакцией профессора В.П. Шувалова. — М.: Горячая линия - Телеком, 2007. - 232 с.

4. Альянах И.Н. Моделирование вычислительных систем. — Л.: Машиностроение, 1988. — 223 с.

5. Горшков В.Н. Методология повышения надежности оперативной памяти ЭВМ // Петербургский журнал электроники. — № 1. — 1996.