Микросхемы памяти с низким энергопотреблением от аlliance Semiconductor Текст научной статьи по специальности «Электротехника, электронная техника, информационные технологии»

Компоненты и технологии, № 4'2003

Компоненты

Микросхемы памяти с низким энергопотреблением

от Alliance Semiconductor

Корпорация Alliance Semiconductor является одним из высокодинамичных производителей полупроводниковой памяти в мире.

Владимир Дмитриев

semicond@petrointrade.ru

Пн

роизводство микросхем памяти остается одним из важнейших направлений развития компании. Номенклатура выпускаемых микросхем памяти включает в себя элементную базу, используемую в следующих областях высокоэффективных технологий:

Размер

памяти

64M-l,8V 1 OOjXA standby

32М-ХІ6 3/l,8V 70 ns, 100ЦА standby Psuedo compatible

1 6M-xl6 3/l,8V 70 ns, 40ЦА standby SDRAM compatible Psuedo compatible 6mmx8mm BGA

4M-x8/16 70 ns, 20ЦА standby

8М-х1й 3/1.8V 70 ns, 25ЦА standby SDRAM compatible

Legend

Production

Design

Definition

2002 2003

Рис. 1. Стратегия развития микросхем памяти на основе сверхнизкой потребляемой мощности

□ Sampling I И Production [.....j Preiminary

Рис. 2. Направления развития микросхем памяти со сверхнизким энергопотреблением

Density Tecnology 2002 2003 2004

& Features 1Q.2Q.3Q.4Q 1Q.2Q.3Q.4Q 1Q.2Q3Q.4Q

0.8|Ш х16

32М 2.7-3.3 й0/70/85м

7x9mm BGA-48

0.2 Іцт х16

16М 2.7-3.3 60/70/85ns ■

6x8mm BGA-48

0.2 Іцт х16

8М 2.7-3.3 60/70/85ns ■ 1

6x8mm BGA-48

4М 0.25цт х8/1й 2.3-2.7V:70ns 2.7-3.6:55ns 7x11mm BGA, TSOPII-44 AS6UA5128 and ASUA25616: Vcc-2.3-3.6V A56UA5126 and ASUA2561* Vcc=2.7-3.3V AS6UA5128 and ASUA25616: Vcc=3.0-3.6V

86

• Связь: системы передачи, сотовые телефоны, системы УАТС, пейджеры, маршрутизаторы, коммутаторы, концентраторы, модемы, платы сетевого интерфейса.

• Вычислительная техника: персональные компьютеры, дисководы, устройства мультимедиа, принтеры.

• Системы измерения и тестирования: промышленные, медицинские, стационарные и переносные. Номенклатура производимой корпорацией полупроводниковой памяти включает статическую оперативную память (8ИЛМ), динамическую оперативную память (БИЛМ), флэш-память и комбинированные устройства «память/логика». Статическая оперативная память, в свою очередь, включает в себя компоненты синхронной, быстрой асинхронной памяти и микросхемы с низким энергопотреблением, изготавливаемые на основе шеститранзисторной сверхэкономичной технологии 1п1е1^аи, а также микросхемы однотранзисторной псевдостатической оперативной памяти.

Стратегия развития производства статической оперативной памяти со сверхнизким энергопотреблением хорошо иллюстрирует рис. 1. Она характеризуется неуклонным ростом объема памяти, совместимостью с другими микросхемами 8ИЛМ по функциональным возможностям и корпусу.

Направления развития данной технологии хорошо просматриваются на рис. 2. Сохраняется тенденция использования самых совершенных типов корпуса (сейчас это БОЛ), сохранения времени доступа к памяти при росте ее объема.

Более подробно номенклатура выпускаемых и разрабатываемых изделий представлена в таблице 1.

Для асинхронной 8ИЛМ с низкой потребляемой мощностью (технология 1п1е1^аи) применяется следующая кодировка микросхем (на примере Л86ИБ25616-12ТС) (см. табл. 2).

Представим более подробно микросхемы памяти псевдостатической 8ИЛМ серии Л85УУ51216 (Л85УУР51216). Основные параметры:

• Промышленный, коммерческий и расширенный температурные диапазоны.

• Организация памяти: 512 Кх16 бит.

• Базовое напряжение питания 2,3-3,3 В.

• Напряжение входа/выхода 1,65-2,2 В.

-------www.finestreet.ru------------------------

Компоненты и технологии, № 4'2003

• Время доступа 55/70/85 нс.

• Низкое энергопотребление в режимах ACTIVE и STANDBY: не более 165 мкВт при VCC = 3,3 В и VCCq = 2,2 В.

• Совместимость с другими микросхемами SRAM по размещению выводов и функциональным возможностям.

• Совпадение длительностей времени доступа и цикла функционирования.

• Облегченная процедура расширения памяти через входы CS1, CS2, OE.

• Широко распространенное распределение контактов.

• Современная система корпуса и распределения выводов — 48-ball FBGA; 6,0х8,0 мм.

• Защита от электростатического напряжения до 2000 В.

• Предельное значение тока 200 мA. Размещение штырьков на корпусе BGA-48

приведено на таблице 3.

Логическая блок-схема управления микросхемой представлена на рис. 3.

Краткое описание принципов работы устройства

Микросхемы псевдостатической оперативной памяти (PSRAM) AS5VY51216 и AS5VYP51216 построены на основе одного маломощного транзистора (1T) CMOS. Организация памяти 524, 288x16 бит. Устройства оптимизированы для условий медленного доступа к данным, низкого энергопотребления и упрощенного интерфейса. Одинаковое время доступа к адресам ячеек памяти и цикла работы (tAA, tRC, tWC), составляющее 55/70/85 нс, обеспечивает дополнительную экономию энергии. Значения высокого и низкого уровней (CS1 и CS2) позволяют без проблем построить системы расширения памяти. Выводы входа-выхода (I/00... I/O15) имеют высокое входное сопротивление, когда микросхема не задействована (CS1 является высоким или CS2 низким, или UB и LB являются высокими), выходы закрыты (OE High), UB и LB закрыты (UB, LB High), а также в течение цикла записи (CS1 является низким или CS2 является высоким и WE низким). Запись в устройство памяти производится установкой нижнего значения CS1, верхнего значения CS2 и перевода в режим записи включением нижнего значения WE. Если LB находится на нижнем уровне, данные с выводов I/O (I/O0. I/O7) заносятся в область, определенную адресными выводами (A0... A18). Если UB находится на нижнем уровне, данные с выводов I/O (I/O8... I/O15) заносятся в область, определенную адресными выводами (A0. A20). При записи внешние устройства могут использовать I/O только после того, как выходы становятся недоступными при доступном (OE) или (WE).

Компоненты

Таблица 1. Номенклатура выпускаемых и разрабатываемых микросхем памяти со сверхнизким энергопотреблением

Super Low-Power SRAM

Наименование Размер Структура Питание Скорость Тип корпуса Примечание

AS6UA5128 2,3-3,6 55 / 70 BGA ( 48 / 36 ) 7x11 mm BGA

AS6VA5128 512 Kx8 2,7-3,3 55 BGA ( 48 / 36 ) 7x11 mm BGA

AS6WA5128 4 M 3,0-3,6 55 BGA ( 48 / 36 ) 7x11 mm BGA

AS6UA25616 2,3-3,6 55 / 70 BGA (48), TSOP2 (44) 7x11 mm BGA

AS6VA25616 256 Kx16 2,7-3,3 55 BGA (48), TSOP2 (44) 7x11 mm BGA

AS6WA25616 3,0-3,6 55 BGA (48), TSOP2 (44) 7x11 mm BGA

Super Low-Power Pseudo SRAM

Наименование Размер Структура Vcc (V) I/O V Скорость Тип корпуса Примечание

AS5V25616 4 M 256 Kx16 3 3 60/70/85 BGA (48), KGD 6x8 mm BGA

AS5VY25616 3 1.8 60/70/85 BGA (48), KGD 6x8 mm BGA

AS5V51216 8 M 512 Kx16 3 3 60/70/85 BGA (48), KGD 6x8 mm BGA

AS5VY512163 3 1.8 60/70/85 BGA (48), KGD 6x8 mm BGA

AS5V1M16 16 M 1 Mx16 3 3 60/70/85 BGA (48), KGD 6x8 mm BGA

AS5VY1M16 3 1.8 60/70/85 BGA (48), KGD 6x8 mm BGA

AS3V2M16 32 M 2 Mx16 3 3 60/70/85 BGA (48), KGD

AS3Y2M16 1.8 1.8 60/70/85 BGA (48), KGD

Таблица 2. Кодировка микросхем асинхронной БВДМ с низкой потребляемой мощностью

AS 6 UB 25616 -12 T C

AS X XX ххххх XX X или XX C или I

Alliance Semiconductor 6 = низкая мощность, асинхр. SRAM (технология Intelliwatt) Диапазон питающих напряжений, В: SA = 2,7-5,5 UA = 2,3-3,6 UB = 2,3-3,6 VA = 2,7-3,3 WA = 3,0-3,6 YB = 1,65-2,2 Условный фирменный номер, соответствует емкости и организации памяти микросхемы (256 Кх16) Время доступа, нс Тип корпуса: B = Chip Scale T = TSOPI HF = TSOP2 (Forward) HR = TSOP2 (Reverse) ST = sTSOPI SO = SOP Диапазон температур: C = коммерческий 0... +70 °С I = промышленный -40. +85 °С

Таблица 3. Размещение штырьков микросхемы на корпусе ВОЛ-48 вид сверху

1 2 3 4 5 6

A Lb OE A0 A1 A2 CS2

B I/O8 UB A3 A4 CS1 I/O0

C I/O9 I/O10 A5 A6 I/O1 I/O2

D VSS I/O11 A17 A7 I/O3 VCC

E VCCQ I/O12 NC1 A16 I/O4 VSS

F I/O14 I/O13 A14 A15 I/O5 I/O6

G I/O15 NC1 A12 A13 WE I/O7

H A18 A8 A9 A10 A11 NO

512Кх16

Array

(8,388,608)

Vcc

Vss

Control circuit

Column decoder

T

Column addresses

Рис. 3. Логическая блок-схема управления микросхемой

Считывание с устройства осуществляется выполнением Chip Select CS1 Low, CS2 High и Output Enable (OE) Low при том условии, что Write Enable (WE) High. Если выполняется Byte Low Enable (LB) Low, то данные из области, определенной выводами адреса, поступают на выводы I/O0. I/O7. Если выполняется Byte High Enable (UB) Low, то данные поступают на I/O8. I/O15.

Данные устройства имеют несколько выводов подключения источников питания и за-

земления, а также побайтовую запись и считывание. LB управляет I/O0-I/O7, а UB управляет I/O8-I/O15.

Все входы и выходы микросхемы CMOS-совместимы, питание осуществляется от одного источника с напряжением питания в пределах 2,7-3,3 В. Устройство размещено в корпусе типа JEDEC 48-ball FBGA.

Дополнительную информацию по продукции компании Alliance Semiconductor можно получить на сайте www.alsc.com.

www.finestreet.ru

87