CC BY
129
Общетехнические и социальные проблемы
183
УДК 004.032:004.41
А. Г. Кабецкий, Д. С. Марков
МЕТОДЫ И ИНСТРУМЕНТАЛЬНЫЕ СРЕДСТВА ПОСТРОЕНИЯ ЛОГИЧЕСКИХ УСТРОЙСТВ ЭЛЕКТРИЧЕСКОЙ ЦЕНТРАЛИЗАЦИИ НА БАЗЕ ПРОГРАММИРУЕМЫХ ЛОГИЧЕСКИХ ИНТЕГРАЛЬНЫХ СХЕМ
Рассмотрены методы и средства синтеза логических устройств электрической централизации на базе программируемых логических интегральных схем, а также их преимущества перед микропроцессорными комплектами. Приведен пример реле с задержкой на отключение, смоделированного при помощи инструментальных средств для ПЛИС.
ПЛИС, ЭЦ, САПР, МПЦ, логические устройства ЖАТ, программирование, конфигурирование.
Введение
В настоящее время на российских железных дорогах активно внедряются микропроцессорные централизации (МПЦ), являющиеся фундаментом создания единой линейной интегрированной системы управления перевозочным процессом. С их помощью в реальном масштабе времени можно получать информацию о местоположении различных подвижных единиц, регистрировать действия работников, обеспечивающих технологический процесс и безопасность движения поездов.
Использование современной элементной базы повышает надежность и устойчивость работы средств ЖАТ, а создание новых интеллектуальных автоматизированных систем управления — достоверность и качество информации о дислокации и наличии подвижных единиц на станциях и перегонах. МПЦ обеспечивает разделение аппаратной и программной частей системы, расширение ее функциональных и информационных возможностей, организацию подсистемы «черного ящика», удешевление реконструкции и технического обслуживания, снижение материалоемкости систем.
1 Постановка задачи
Основными элементами построения логических устройств в МПЦ являются микропроцессорные комплекты.
ISSN 1815-588 Х. Известия ПГУПС
2010/2
(Ш&цетехнические и социальные проблемы
Микропроцессорные комплекты имеют ряд существенных недостатков с точки зрения построения безопасных устройств ж.-д. автоматики:
• необходимость в устройствах согласования - расширителей входов-выходов;
• необходимость наличия операционной системы;
. программная реализация , д1(ега
технологических алгоритмов работы электрической централизации (ЭЦ);
• сложность доказательства безопасности устройств ЖАТ.
В связи с этим целесообразно осуществлять синтез устройств электрической централизации на базе программируемых логических интегральных схем (ПЛИС) [1], [3], т. к. в ЭЦ реализуются
преимущественно логические операции.
ПЛИС (рис. 1) являются универсальными изделиями с коротким циклом проектирования и малыми затратами на изготовление устройств, предоставляют возможность разработчикам проводить параллельно разработку проекта, отладку и модификацию системы. Кроме того, ПЛИС позволяют при необходимости проводить реконфигурацию системы, находящейся в процессе эксплуатации [1].
Достоинствами ПЛИС при использовании их в устройствах ЖАТ являются [5]:
• возможность реализации сложных параллельных алгоритмов;
• аппаратная реализации алгоритмов работы устройств ЖАТ;
• отсутствие операционной системы;
• отсутствие необходимости в устройствах согласования -расширителях количества вводов и выводов, т. к. различные типы ПЛИС имеют до 400 и более выводов, каждый из которых может быть запрограммирован на формирование требуемого сигнала;
• возможность программирования или изменения конфигурации непосредственно в готовом устройстве или системе в целом;
• высокое быстродействие, необходимое для диагностики устройств ЖАТ;
• наличие средств САПР, позволяющих осуществить поддержку полного жизненного цикла системы (от разработки до эксплуатации).
Приведенные выше преимущества ПЛИС как элементной базы логических устройств ЭЦ позволяют сохранить преимущества МПЦ и исключить их недостатки.
2 Выбор элементной базы
ISSN 1815-588 Х. Известия ПГУПС
2010/2
Общетехнические и социальные проблемы
185
Критериями отбора ПЛИС как элементной базы логических устройств ЖАТ являются:
1) возможность аппаратной реализации алгоритмов работы логических устройств ЭЦ;
2) функциональная избыточность - для обеспечения защищенности от опасных отказов;
3) внутрисистемное перепрограммирование в процессе эксплуатации;
4) вариантность реализации сложных параллельных алгоритмов;
5) наличие инструментальных средств, позволяющих провести полный цикл моделирования и конфигурирования схемы.
ПЛИС на сегодняшний день представлены широким спектром устройств, изготавливаемых с использованием различных технологий.
Рассмотрим три наиболее применяемых варианта технологии изготовления ПЛИС:
• на основе ячеек статического ОЗУ;
• на основе наращиваемых перемычек;
• на основе технологии Flash.
Анализ приведенных технологий изготовления ПЛИС позволил определить, что применение ПЛИС на основе ячеек статического ОЗУ не отвечает требованиям 3 и 4; на основе наращиваемых перемычек -требованию 3. ПЛИС на основе технологии Flash полностью отвечают заявленным требованиям [3].
Рассмотрим ПЛИС семейства FLEX на основе технологии Flash [1],
[3].
ПЛИС семейства FLEX являются в настоящее время наиболее применяемой элементной базой для построения сложных устройств обработки данных и интерфейсов. Это объясняется тем, что благодаря большой логической емкости, удобной архитектуре, включающей встроенные блоки памяти (ВБП), достаточно высокой надежности данные ПЛИС удовлетворяют разнообразным требованиям, возникающим у разработчика устройств управления, обработки данных и т. п. В связи с этим ПЛИС семейства FLEX выбраны в качестве элементной базы логических устройств ЭЦ.
3 Выбор инструментальных средств
Критериями выбора инструментальных средств или средств автоматизированного проектирования (САПР) являются:
• осуществление полного цикла синтеза логических устройств на базе ПЛИС;
• возможность синтеза устройств как в графическом, так и в программном режиме;
• наличие в САПР библиотек мегафункций, описывающих сложные алгоритмы;
ISSN 1815-588 Х. Известия ПГУПС
2010/2
АЖщетехнические и социальные проблемы
• совместимость при переводе алгоритмов на уровне языков описания аппаратуры (VHDL, AHDL, Verilog и др.);
• простота обучения и удобство использования.
На сегодняшний день наибольшее распространение получили несколько мощных САПР для ПЛИС, к которым следует отнести OrCAD, Protel, MAX+PLUS II, Foundation, Active-CAD, Synplicity.
Такие САПР, как OrCAD, Protel, Foundation, Active-CAD, Synplicity, приспособлены для проектирования ПЛИС, но не отвечают всем критериям выбора инструментальных средств: одни работают только в графическом режиме, другие - с использованием языка программирования, остальные предназначены для верификации и отладки [4], [5].
САПР MAX+PLUS II предлагает полный спектр возможностей логического дизайна, разнообразные средства описания проектов с иерархической структурой, мощный логический синтез, компиляцию с заданными временными параметрами, разделение на функциональные составляющие, функциональное и временное тестирование (симуляцию), тестирование нескольких связанных устройств, анализ временных параметров системы, автоматическую локализацию ошибок, а также программирование и верификацию устройств [2].
Система MAX+PLUS II предлагает пользователю удобный графический интерфейс, дополненный иллюстрированной оперативной справочной системой. Простота в обучении и соответствие всем критериям выбора инструментальных средств позволяет использовать САПР MAX+PLUS II для синтеза логических устройств ЭЦ на базе ПЛИС, изготовленных по технологии Flash.
4 Основы проектирования логических устройств ЭЦ
В качестве алгоритмической основы для синтеза логических устройств на базе ПЛИС предлагается использовать алгоритмы работы существующей релейно-контактной аппаратуры ЭЦ, которые в течение многолетней эксплуатации отработаны, верифицированы и отлажены как на стадии проектирования, так и при внесении корректировок в их схемы. Таким образом, актуальной стала задача замены релейной аппаратуры электрической централизации на устройства, реализующие те же функции и алгоритмы, но выполненные на базе ПЛИС.
В сущности любая схема ЭЦ, реализуемая по плану станции, представляет собой определенное логическое выражение по проверке условий в виде конъюнкций этих условий. В свою очередь определенные конъюнкции могут быть использованы в разных вариантах, то есть в схемах дизъюнкций. Соответственно, как схемы ЭЦ легко перевести с помощью булевой алгебры в дизъюнктивную нормальную форму записи, так и ПЛИС может воспроизводить эту форму.
ISSN 1815-588 Х. Известия ПГУПС
2010/2
Общетехнические и социальные проблемы
187
5 Пример проектирования
В алгоритмах работы ЭЦ используются выдержки времени для реализации различных режимов отмены маршрутов, искусственной разделки, размыкания секции маршрута с защитой от кратковременной потери шунта, а также временные задержки срабатывания реле на включение и выключение. Реализация указанных временных задержек в логических устройствах на базе ПЛИС представляет собой достаточно сложную схемотехническую задачу.
Рассмотрим решение указанной задачи на примере проектирования электронного реле с задержкой на отключение. Реализация поставленной задачи осуществлена в графическом редакторе MAX+PLUS II с использованием виртуальных моделей реальных логических элементов. В качестве основы электронного реле предложено использовать D-триггер (рис. 2).
Для реализации функции задержки на отключение синтезирована схема счетчика, а также схема контроля и управления D-триггера (рис. 3), которая при отсутствии сигнала логической 1 на синхронном входе триггера установленное счетчиком время будет поддерживать состояние логической 1 на его выходе.
После проведения симуляции работы на графике сигнального редактора MAX+PLUS II видим, что при отсутствии сигнала на входе IN выход триггера некоторое время еще находится в состоянии логической 1 (рис. 4).
Изменяя параметры счетчика, можно реализовать любое время задержки отключения триггера и, следовательно, выдержки времени (от 1 секунды до 5 минут), необходимые для выполнения алгоритмов работы ЭЦ. В одном кристалле ПЛИС можно синтезировать практически неограниченное количество реле с задержкой времени на отключение, что позволяет реализовывать индивидуальные выдержки времени для каждого светофора, маршрута, секции.
Рис. 2. D-триггер
ISSN 1815-588 Х. Известия ПГУПС
2010/2
Рис. 3. Схема электронного реле с задержкой на отключение
При отсутствии сигнала логической 1 на входе IN, выход OUT остается заданное время в состоянии логической 1
Рис. 4. Симуляция работы электронного реле с задержкой на отключение
Заключение
В настоящее время аналогичным образом в среде MAX+PLUS II синтезированы основные функциональные блоки системы ЭЦ-12, которые в дальнейшем будут использованы в качестве основы логических устройств ЭЦ на базе ПЛИС.
Библиографический список
1. ПЛИС фирмы Altera. Проектирование устройств обработки сигналов / В. Б. Стешенко. - М. : Додэка, 2000. - 128 с. - ISBN 5-94020-001-Х.
2. Язык описания цифровых устройств AlteraHDL : практический курс / А. П. Антонов. - М. : ИП «Радиософт», 2001. - 224 с. - ISBN 5-93037-052-4.
3. Проектирование на ПЛИС. Курс молодого бойца / К. Максфилд — М. : Издательский дом «Додэка-XXI», 2007. - 408 с. - ISBN 978-5-94120-147-1.
4. Обзор современных САПР для ПЛИС / Александр Еркин. - Chip News. - 2008. -№ 10-11. - С. 134-135.
5. Синтез устройств электрической централизации на базе программируемых логических интегральных схемах / А. Г. Кабецкий // Неделя науки-2009 : материалы
ISSN 1815-588 Х. Известия ПГУПС
2010/2
Общетехнические и социальные проблемы
189
конференции. - СПб. : Петербургский государственный университет путей сообщения, 2009. - с. 159-162.
Статья поступила в редакцию 15.03.2010;
представлена к публикации членом редколлегии А. А. Корниенко.
ISSN 1815-588 Х. Известия ПГУПС
2010/2
