CC BY
3
ПРИБОРОСТРОЕНИЕ
Научная статья УДК 621.3.049.77
Методика и установка для измерения параметров внутренних элементов логических интегральных схем
Виктор Васильевич Юдин1 Вячеслав Андреевич Сергеев Михаил Владимирович Трухин
1ГБПОУ МО «Мытищинский колледж», Мытищи, Московская область, Россия УФИРЭ им. В. А. Котельникова РАН, Ульяновск, Россия
3
Ульяновский государственный технический университет, Ульяновск, Россия 1yudinv 73@mail.ru
1 sva@ulstu.ru 3m.trukhin@mail. ru
Аннотация. Описана методика измерения внутренних параметров логических элементов (ЛЭ) интегральных схем (ИС) транзисторно-транзисторной логики, таких как электрическое сопротивление в цепи базы входного многоэмиттерного транзистора, дифференциальное сопротивление перехода база-эмиттер многоэмиттерного транзистора, статический коэффициент передачи по току транзистора фазорасщепляющего каскада по зависимостям входного тока и тока потребления от входного напряжения. Предложены алгоритм и структурная схема автоматизированного измерителя для реализации этой методики.
Ключевые слова, интегральные схемы, логические элементы, внутренние параметры, измерение
Благодарности: Работа выполнена в рамках государственного задания ИРЭ им. В. А. Котельникова РАН.
INSTRUMENT ENGINEERING Scientific article
Methodology, algorithm and device for measuring parameters of internal elements of logic integrated circuits
Viktor V. Yudin1 Vyacheslav A. Sergeev1 Mikhail V. Trukhin3
1GBPOU МО «Mytishchi College», Mytishchi, Moscow region, Russia 2UFIRE named after V. A. Kotelnikov RAS, Ulyanovsk, Russia 3Ulyanovsk State Technical University, Ulyanovsk, Russia
1yudinv73@mail.ru
2 sva@ulstu.ru
3m. trukhin@mail. ru
© Юдин В. В., Сергеев В. А., Трухин М. В., 2023
Abstract. The method of measuring the internal parameters of logic elements (LE) of integrated circuits (IC) of transistor-transistor logic, such as the electrical resistance in the circuit of the base of the input multiemitter transistor, the differential resistance of the base-emitter junction of the multi-emitter transistor, the static current transfer coefficient of the transistor phase-splitting cascade depending on the input current and consumption current from the input voltage. An algorithm and a block diagram of an automated meter for the implementation of this technique are proposed.
Keywords, integrated circuits, logic elements, internal parameters, measurement.
Asknowledgements: The work was carried out within the framework of the state assignment of the IRE named after V. A. Kotelnikov of the Russian Academy of Sciences.
В процессе эксплуатации интегральные схемы (ИС) подвергаются воздействию различных внешних факторов, при этом происходит изменение как электрических параметров внутренних элементов, так и внешних электрических параметров, что, в конечном счёте, приводит к функциональному или физическому отказу [1]. Внешние электрические параметры являются недостаточно адекватными для диагностирования. Контроль электрических параметров внутренних элементов ИС позволяет оценить запас функциональной надёжности и стойкости ИС к воздействию различных факторов, а также выработать рекомендации по совершенствованию структуры ИС. Для оценки электрических параметров внутренних элементов
ИС используют, в частности, температурные зависимости внешних параметров ИС [1, 2]. Однако простых методик по измерению параметров в литературе не приводится.
В настоящей работе приводится методика измерения внутренних параметров логических ТТЛ-элементов (ЛЭ) ИС, таких как электрическое сопротивление R1 в цепи базы входного многоэмиттерного транзистора УТ1, дифференциальное сопротивление диода, образованного p-n переходом база-эмиттер многоэмиттерного транзистора, статического коэффициента передачи по току ^ транзистора УТ2 фазорасщепляющего каскада (рис. 1), а также алгоритм реализации этой методики.
-0*Ел
О Вых
Рис. 1. Схема электрическая
При переключении ЛЭ ИС из состояния логической единицы на входе в состояние логического нуля, зависимость тока потребления ^ и входного тока от входного напряжения ивх имеет вид, представленный на рисунке 2 а,б) [3]. Можно выделить 3 участка этой характеристики: I и III — линейный участок, соответствующий
логического элемента ТТЛ ИС
статическому состоянию логического уровня на выходе ИМС, II - участок, соответствующий переходу из одного статического состояния в другое.
На участке I характеристики (рис. 2 б) установим переменными сопротивлениями RЭ1 и RЭ2 входные токи через р-п переходы база-
эмиттер /Э1 Ф 1Э2. Так как оба р-п перехода выполнены в едином технологическом цикле с одними и теми же топологическими и электрофизическими характеристиками
кристалла полупроводника, то
дифференциальные сопротивления обоих р-п переходов будут практически равны гБЭ1=гБЭ2=гБЭ.
Запишем напряжение на базе многоэмиттерного транзистора:
иБ = ¡Э11 ■ ГБЭ + 1Э11 "КЭ1 , (1)
иБ = 1Э12 ■ ГБЭ + 1Э12 ■ Кэ2 ■ (2)
Из (1) и (2) определим дифференциальное сопротивление гБЭ:
ГБЭ = (1Э12 ■ КЭ2 - ¡Э11 ■
где А?Э1 = 1Э11 - 1Э12, и падение напряжения на р-п переходе ПбэМэп ■ Гбэ и Вбэ2=1э12 ■ Гбэ.
Сопротивление R1 определим по результатам измерения напряжения питания Еп исследуемой микросхемы, падения напряжения на эмиттерном сопротивлении Щ, расчётного падения напряжения на р-п переходе иБЭ и известного тока эмиттера /Э1:
Еп = /Э1 ■ R1 + иБЭ + ик .
Дифференциальное сопротивление г диода, образованного переходом база-эмиттер, определяется из выражения .
Пренебрегая обратными токами утечки р-п перехода ( ), можно
дополнительно определить температурный коэффициент напряжения (ТКН) из выражения:
ДиБ э = щт ■ 1 п^а ^ щ ■ 1 п— .
(Э12+^0 (Э12
Статический коэффициент передачи по току транзистора УТ2 определяется при его работе в активном режиме (участок II) и при закрытом транзисторе УТ4. Ток потребления 1п ЛЭ будет в этом случае равен сумме эмиттерных токов транзисторов УТ1 и УТ2. Статический коэффициент передачи по току транзистора УТ2 определяется из малосигнальной модели транзистора 1Э2 = 1Б2(в+1) [4], где неизвестным является ток базы 1Б2 транзистора УТ2. На участке II входной характеристики при увеличении напряжения на эмиттере транзистора УТ1 (при увеличении сопротивления в цепи эмиттера транзистора УТ1) открывается коллекторный переход многоэмиттерного транзистора УТ1, и часть тока базы транзистора УТ1 перетекает на базу транзистора УТ2.
Сумма токов эмиттера ^ и коллектора ^ транзистора УТ1 на участке II при ещё закрытом
транзисторе УТ4 будет изменяться по линии изменения токов 1Э11 и 1Э12, как показано на рис. 2 б) пунктирной линией. Причём, ток коллектора ХК1 транзистора УТ1 является током базы IБ2 транзистора УТ2. Уравнение изменения тока эмиттера транзистора УТ1 на линейном участке I будет иметь вид
h i = « ^r + b ,
UR1 ■ a.
(3)
(4)
где а = 'э 1 2~ 'э 1 Ь = ¿э ! !
Зададим переменным резистором напряжение иь3 в цепи эмиттера транзистора УТ1, как показано на рис. 2 б). Опустим штриховую линию вниз до пересечения с кривой входного тока и расчётной линией изменения тока (3). Пересечение с входным током обозначим как ток эмиттера измеренный 1Эизм.
Заменим в выражении (4) и на Щ3. Получим ток эмиттера ^ и обозначим его !Эрасч транзистора УТ1. Ток эмиттера !Эрасч равен сумме токов !Эизм и тока коллектора транзистора УТ1 (он же ток базы 1Б2 транзистора УТ2). Соответственно, ток базы 1Б2 транзистора УТ2 равен разности тока эмиттера расчётного !Эрасч и измеренного !Эизм. Ток в цепи эмиттера 1Э2 транзистора УТ2 определяется как разность общего тока потребления 1п логическим элементом и измеренного тока эмиттера 1Эизм транзистора УТ1:
-Э2 -п -Эизм
Коэффициент усиления по току в транзистора УТ2 равен:
-¡Б2
Р =
IБ2
Для реализации метода измерения внутренних параметров ИС предложена структурная схема автоматического измерителя (рис. 3).
Управление входными уровнями и регистрация измеренных значений с их обработкой осуществляется персональным компьютером совместно с контроллером измерительной установки. Структурная схема содержит исследуемую ИС, управляемый источник питания, управляемый преобразователь напряжение-сопротивление, измерительные
приборы РА1, РА2, РАЗ, РУ1, РУ2, РУ3 с цифровым выходом, устройство ввода-вывода, стандартный параллельный 16-разрядный интерфейс.
6)
Рис. 2. Зависимости тока потребления 1п и входного тока 1вх от входного напряжения ив:
Рис. 3. Структурная схема автоматического измерителя параметров внутренних элементов ТТЛ ИС
Программное обеспечение результатов автоматизированного обеспечения включает в себя программу автоматизированного измерения и программу обработки данных, полученных в результате измерения.
Измеритель реализован в виде экспериментальной установки. Погрешность измерения статического коэффициента передачи по току и сопротивления определялись на дискретной модели логического элемента ИС и
составляет, по нашим оценкам, не более 5% при измерении и 2% при измерении .
Измерения проводились на выборке ИС ТТЛ серии до и после воздействия проникающей радиации в виде облучения потоком низкоэнергетических электронов. При потоке электронов Ф = 4, 5 • 1 0 1 5 см 2 статистический коэффициент передачи по току уменьшился примерно на 30%, а сопротивление Я1 увеличилось, что согласуется с известными результатами [5].
Измеритель позволяет определить внутренние параметры ИС как средней степени интеграции, так и БИС без дополнительных тестовых структур.
СПИСОК ИСТОЧНИКОВ
1. Горлов М. И., Сергеев В. А. Современные диагностические методы контроля качества и надёжности полупроводниковых изделий. Ульяновск: УлГТУ, 2020.
2. Сергеев В. А., Юдин В. В., Ламзин В. А. Зависимость температурного коэффициента напряжения логической единицы КМОП цифровых интегральных микросхем от тока нагрузки // Известия вузов. Электроника. 2012. №6. С. 87-89.
3. Бондаренко В. М., Ахметов Б. С. Логико-электрическое моделирование больших схем. Ташкент: Фан, 1989. С. 24-25.
4. Тилл У., Лаксон Дж. Интегральные схемы: материалы, приборы, изготовление / пер. с англ. М.: Мир, 1985. С. 190.
5. Чернышёв А. А. Основы надёжности полупроводниковых приборов и интегральных микросхем. М.: Радио и связь, 1988. С. 81, 84.
Информация об авторах
В. В. Юдин - кандидат технических наук, мастер производственного обучения ГБПОУ МО «Мытищинский колледж»;
В. А. Сергеев - доктор технических наук, профессор, директор УФИРЭ им. В. А. Котельникова РАН, заведующий базовой кафедрой «Радиотехника, опто- и наноэлектроника» УГТУ;
М. В. Трухин - аспирант базовой кафедры «Радиотехника, опто- и наноэлектроника» УлГТУ.
REFERENCES
1. Gorlov M. I., Sergeev V. A. Sovremennye diagnosticheskie metody kontrolya kachestva i nadyozhnosti poluprovodnikovyh izdeli [Modern diagnostic methods of quality control and reliability
of semiconductor products]. Ulyanovsk, UlSTU, 2020.
2. Sergeev V. A., Yudin V. V., Lamzin V. A. Zavisimost' temperaturnogo koefficienta napryazheniya logicheskoj edinicy KMOP cifrovyh integral'nyh mikroskhem ot toka nagruzki [Dependence of the temperature coefficient of the voltage of the CMOS logic unit of digital integrated circuits on the load current]. Izvestiya vuzov. Elektronika [Izvestiya vuzov. Electronics]. 2012. No. 6. pp. 87-89.
3. Bondarenko V. M., Akhmetov B. S. Logiko-elektricheskoe modelirovanie bol'shih skhem [Logical-electrical modeling of large circuits]. Tashkent, Fan, 1989. pp. 24-25.
4. Till U., Lakson J. Integral'nye skhemy: materialy, pribory, izgotovlenie. Per. s angl [Integrated circuits: materials, devices, manufacturing. Trans. from English] Moscow, Mir, 1985. p. 190.
5. Chernyshev A. A. Osnovy nadyozhnosti poluprovodnikovyh priborov i integral'nyh mikroskhem [Fundamentals of reliability of semiconductor devices and integrated circuits]. Moscow, Radio i svyaz' [Radio and Communications], 1988. pp. 81, 84.
Information about the authors
V. V. Yudin - Candidate of Technical Sciences, master of industrial training GBPOU MO «Mytishchi College»;
V. A. Sergeev - Doctor of Technical Sciences, Professor, Director of the V. A. Kotelnikov UFIRE RAS, Head of the Basic Department «"Radio Engineering, Opto- and Nanoelectronics » of USTU; M. V. Trukhin - graduate student of the basic Department «Radio Engineering, Opto- and Nanoelectronics» of UlSTU.
Статья поступила в редакцию 01.08.2023; одобрена после рецензирования 28.08.2023; принята к публикации 02.09.2023.
The article was submitted 01.08.2023; approved after reviewing 28.08.2023; accepted for publication 02.09.2023.
