CC BY
49
2. Пульсометр с Bluetooth или устройство фотоплетизмографа. [Электронный ресурс] URL: https://rn.habrahabr.ru/post/258115/ (дата обращения: 10.0.1.2018).
Лушина Алена Вячеславовна, студентка, alenushka. lushina@mail. ru , Россия, Тула, Тульский государственный университет
CHECK PULSE OF PHOTOSENSITIVE ELEMENTS USING LIGHT WA VES
A.V. Lushina
The article is devoted to the most accessible and widespread, to date, method of measurement, pulse registration with the help of a light wave; the process of obtaining the results of measurements made by a photoplethysmograph; the existing variants of measurements, their comparison and description; possible interference during the application of the device.
Key words: photoplethysmograph, pulse.
Lushina Alena Vyacheslavovna, student, alenushka. lushina@,mail. ru Russia, Tula, Tula state University
УДК 519.872
МАТЕМАТИЧЕСКИЕ МОДЕЛИ ДЛЯ ОЦЕНКИ ВРЕМЕНИ
ОБСЛУЖИВАНИЯ ТРАНЗАКЦИЙ ПРИ ВЫПОЛНЕНИИ ОПЕРАЦИЙ ОБМЕНА В МНОГОПРОЦЕССОРНЫХ СИСТЕМАХ
С РАЗДЕЛЯЕМОЙ ПАМЯТЬЮ
А.И. Мартышкин
Описываются вопросы оценки времени обслуживания транзакций при обмене данными в многопроцессорных системах на основе общей шины с разделяемой памятью. Целью работы являются исследование моделей подсистемы «процессор-память» и оценка времени обслуживания заявок при обмене данными в многопроцессорных системах с общей памятью. На предложенных моделях исследовано время обслуживания транзакций, получены выражения для оценки вероятностно-временных характеристик времени обращения к подсистеме «процессор-память». Модели базируются на аппарате теории массового обслуживания. В заключении сделаны соответствующие выводы по работе. Рассмотренные в статье модели позволяют производить оценку характеристик многопроцессорных систем без построения реальных макетов.
Ключевые слова: математическое моделирование, система массового обслуживания, транзакция, операция чтения, операция записи, многопроцессорная система, архитектура памяти, пропускная способность памяти, латентность памяти, буферный элемент.
Повышение мощностей современных высокопроизводительных вычислительных систем (ВС) напрямую связано с увеличением быстродействия и емкости памяти, входящей в их состав. С целью получения
166
необходимых характеристик на системном этапе проектирования ВС проводят анализ различных вариантов структурной организации. Существуют два основных этапа анализа: макро- и микроанализ [1, 2], позволяющие получать количественные и качественные оценки ВС. Использование для этих целей методов аналитического моделирования ВС объясняется существованием задержек вычислительного процесса из-за ограниченности системных ресурсов. Более всего этому явлению подвержены многопроцессорные системы (МПС), а также распределенные и реконфигурируемые ВС, где ресурсы делятся не только между устройствами, но ещё и между несколькими процессорами (ЦП), претендующими на доступ к ним.
В любой ВС присутствуют множество источников задержек: ЦП, оперативная память, внешние запоминающие устройства, каналы ввода-вывода и др. Предметом исследования этой статьи является анализ задержек, связанных с конфликтами при доступе множества ЦП к общей шине (ОШ) и к памяти, возникающих при осуществлении межпроцессорного обмена. Основная задача статьи - разработка математических моделей подсистемы «процессор-память» МПС и оценка времени обработки поступающих транзакций при обмене данными в системах с разделяемой (общей) памятью. Этот вопрос актуален ввиду стремления разработчиков ВС уменьшить проблему так называемых «узких мест», какими могут являться коммуникационные устройства (явный пример - ОШ).
Сегодня известны две модели общей памяти, широко применяемой в современных МПС: сосредоточенная и распределенная. Сосредоточенная память обеспечивает одинаковое время доступа для всех ЦП, поэтому системы с такой организацией памяти называют иМА (однородный доступ к памяти) [1, 2, 3]. Такая модель имеет варианты построения, от реализации которых зависит в значительной степени пропускная способность памяти и, следовательно, общая производительность МПС. В тех же случаях, когда в качестве коммуникационной среды используется ОШ [2] на производительность также оказывает влияние пропускная способность ОШ.
Параллельная память МПС может быть реализована двумя способами: 1) состоящую из расслоённых блоков, использующих чередование адресов и единую адресацию, и буферизацию данных (рис.1, а); 2) состоящую из независимых блоков, каждый из которых имеет собственную адресацию и буферизацию данных (рис.1, б).
Как видно из рисунка несколько ЦП одновременно используют одну и ту же шину для доступа к общей памяти и для взаимодействия друг с другом. Когда ЦП необходимо прочитать слово в памяти, он сначала проверяет, свободна ли ОШ и в случае, если свободна, ЦП выставляет на нее адрес нужного ему слова, подает необходимые управляющие сигналы и ждет, пока память не выставит адресуемое слово на шину данных. Если ОШ занята, ЦП ждет, пока она не освободится. Подобного рода конфликты снижают производительность ЦП, поскольку увеличивается время выпол-
нения команды при обращении её к общей памяти. Причем, чем больше ЦП включено в систему, тем выше интенсивность запросов к памяти, следовательно, выше потери производительности отдельного ЦП из-за конфликтов при доступе к таким общим ресурсам как шина и память.
Общая шина а
Общая шина б
Рис.1. Структуры многопроцессорной системы с общей памятью: а - память с чередованием адресов; б - память с набором независимых
блоков
Будем считать, что обмен «процессор-память» может производиться пословно или группами слов. Если применяется обмен без расщепления транзакций, то для выполнения транзакции записи или для чтения потребуется обычный цикл шины (ЦШ), по окончании которого ОШ освобождается и может быть предоставлена для другой транзакции.
Время выполнения транзакции составит
Т = + , С1)
где ^ - время, затрачиваемое ЦП на занятие ОШ; 1б - цикл шины. Время занятия ^ зависит от способа управления ОШ, а минимальное значение ЦШ
1Б = + , (2)
где - время, затрачиваемое на выдачу адреса из ЦП в память; 1м - цикл
памяти. Поскольку из двух слагаемых второе имеет большую величину, отсюда следует, что длительность ЦШ зависит от длительности цикла памяти.
Сокращение цикла памяти обеспечивается параллельностью работы её модулей. Для обеспечения высокой скорости работы памяти необходимо повысить пропускную способность ОШ. Это достигается применением метода расщепления транзакций [4] при передаче данных между ЦП и общей памятью, что влечет сокращение ЦШ за счет применения быстродействующей буферной памяти в интерфейсных схемах процессорного модуля и в контроллерах памяти. В этом случае возможна передача нескольких транзакций по ОШ в течение цикла памяти и, следовательно, параллельная работа нескольких независимых модулей памяти.
Применение метода расщепления транзакций имеет особенности, заключающиеся в том, что при выполнении операции записи в общую память формируется одна транзакция, а при выполнении операции чтения -две транзакции. Первая связана с выдачей адреса в память, который запоминается в буфере контроллера памяти, после чего ОШ освобождается для других транзакций. Вторая транзакция связана с возвращением данных из памяти в ЦП.
Контроллер памяти в данном случае является более интеллектуальным, чем аналогичный контроллер, используемый в методе без расщепления транзакций. В функции контроллера входит занесение данных в указанный в сообщении ЦП модуль памяти, а по окончании операции чтения, он должен осуществить занятие ОШ и произвести передачу данных адресату. Таким образом, контроллер памяти должен содержать буферную память для хранения транзакций и схему управления, обеспечивающую доступ к ОШ. Такой способ иногда называют обменом с буферизацией передаваемых данных или коммутацией пакетов [5].
Время выполнения операции записи составит
= ^ + 1Л + 1бШ , (3)
а время выполнения операции чтения
Т = 2 • ^ + 1л + tБUF , (4)
где tБUF - время обращения к буферной памяти, а ЦШ будет составлять
tБ = tЛ + tБUF, (5)
169
Если для обмена между ЦП и памятью используется пакетный обмен, то в тех случаях, когда используется режим работы без расщепления, время выполнения транзакции составит
'т=Т+к+'м , (6)
где к - количество слов в одном пакете.
ЦШ в этом случае сокращается и составит
'Б = ^ + М. (7)
Соответственно при выполнении обмена с расщеплением транзакций
т=т+к+'тш , (8)
а величина ЦШ
'б = к + 'виг. (9)
В реальных системах, использующих синхронную шину [6], на доступ к шине, выдачу адреса и доступ к буферной памяти выделяется по одному такту работы ЦП (г), а на доступ к памяти т тактов. Тогда при пословном обмене в режиме без расщепления транзакций 'т = 2 • г + т, где т для памяти динамического типа может принимать значения от 10 до 60 тактов работы ЦП. При использовании обмена с расщеплением транзакций 'т = 3 • г. Когда используется пакетный режим обмена без расщеп-
2 •г
ления транзакций 'т =--+ т. Если используется расщепление транзак-
к
2 •г
ций, то 'т =--+ г .
к
Поскольку МПС состоит из множества ЦП, то, очевидно, что между ними будут возникать конфликты за доступ к ОШ и к общей памяти. Это обстоятельство приведёт к увеличению времени выполнения транзакций из-за ожидания их обслуживания в очередях. Рассмотрим методику определения влияния конфликтных ситуаций на время выполнения транзакции.
Модели для оценки задержек представляются в виде разомкнутых двухфазных моделей массового обслуживания (рис. 2), в которых источником заявок выступают ЦП, генерирующие потоки транзакций, а в качестве обслуживающих приборов - ОШ и общая память [7, 8]. В моделях потоки транзакций представляются в виде потоков заявок на обслуживание
ф!, причём ф^ = N1 / т , где N - среднее число транзакций ¿-го ЦП к памяти за время решения задачи т .
Обслуживание заявок из потока ф| проходит две фазы. На первой
фазе моделируются задержки, связанные с обслуживанием транзакций ОШ, во второй фазе - общей памятью. Считается, что все потоки являются простейшими, а времена обслуживания либо постоянные, либо распределены по экспоненциальному закону.
Системе, изображенной на рис. 1, а, соответствует модель, представленная рис. 2, а, а системе, изображенной на рис. 1, б, соответствует модель, представленная на рис. 2, б.
Рис.2. Схемы моделей многопроцессорных систем:
а - память с чередованием адресов; б - память состоит из набора независимых блоков
Оценка задержек в системах, использующих обмен без расщепления транзакций, производится по следующей методике. Поскольку модель обслуживания ОШ представляется одноканальной СМО, то время обслуживания в первой фазе составляет Т. Модель обслуживания в общей памяти может быть представлена либо многоканальной СМО, либо совокупностью одноканальных СМО. Время обслуживания во второй фазе составляет tft.
Интенсивность потока заявок на входе двухфазной модели
п
1 = ^ ф\ , где Ф1 - интенсивность потока транзакций, генерируемых ¿-м I=1
ЦП.
Время ожидания в очереди на первой фазе составит (для постоянного времени обслуживания) [7].
и2
= Аиош—, (8)
1 2(1 -Мош) ' 7
где $ош - время обслуживания ОШ, которое определяется выражениями (1, 3, 4, 6, 8).
Во второй фазе соответственно
2
=_/В (ЫМОП )_, (9)
шш !(1 -1 ^У + (1$МОПТ ] '
I=1 1! ш!(1 -Л&МОП / ш) где $моп - время обслуживания модулями общей памяти, определяемое выражениями (2, 5, 7, 9).
Процесс обслуживания заявок в модели, представленной на рис. 2, б, следующий. Заявка из потока 1о, обслуженная в СМО £ 1, с вероятностью р 1 у поступает на обслуживание в одну из СМО £ у (у=2,..., ш+1).
Интенсивность потоков на входах СМО сети составит 1у=ру 1 , причём вероятности обращения заявок в СМО £ (¡=2,...,ш+1) могут быть определены как р1 у = N1 у / N, где N1 у - среднее число транзакций, обслуживаемых у-м модулем памяти за время решения задачи; N - суммарное число транзакций, поступивших на обслуживание в память, т.е. ш+1
N = ^ NJ.
у=2
Время ожидания заявки на первой фазе обслуживания (в СМО £1 ) определяется выражением (6). Время ожидания во второй фазе ( СМО £у) составит:
= Р1/Мп . (10)
2(1 -ЛтМоп)
Если транзакции обслуживаются модулями памяти равновероятно, то ру = 1/ш, отсюда следует
=-120П-. (11)
2ш(1 -1$М0П )
Общее время ожидания в очередях w = + ^, а время выполнения операции обмена между ЦП и памятью определится как
Т = т + w, (12)
В статье разработаны аналитические модели, основанные на открытых (разомкнутых) сетях массового обслуживания, приведены выражения для оценки времени выполнения транзакций при обмене данными подсис-
темы «процессор-память», а также общего анализа производительности МПС. Следует отметить, что если на вход модели поступают переполняющие потоки, или существует зависимость генерации новых заявок от условия выполнения находящихся на обслуживании заявок, то для исследования таких ВС следует применять замкнутые модели.
В дальнейших исследованиях в моделях предполагается учитывать трафик, возникающий в коммутационной среде, в результате обеспечения кэш-когерентности и взаимодействия памяти с внешними запоминающими устройствами.
Показанные в статье математические модели позволяют производить оценку характеристик МПС без построения реальных макетов таких наукоемких и ресурсоемких систем.
Список литературы
1. Таненбаум Э., Бос Х. Современные операционные системы. СПб.: Питер, 2015. 1120 с.
2. Бикташев Р. А. Князьков В. С. Многопроцессорные системы. Архитектура, топология, анализ производительности: учеб. пособие. Пенза: Изд-во Пенз. гос. ун-та, 2004. 107 с.
3. Мартышкин А.И. Разработка и исследование разомкнутых моделей подсистемы «процессор-память» многопроцессорных вычислительных систем архитектур иМА и тМА // Вестник РГРТУ, 2015. № 54. Ч. 1. С. 121-126.
4. Богуславский Л.Б. Вероятностные методы и модели управления потоками данных и ресурсами в сетях и многопроцессорных системах: ав-тореф. дис. ... д-р. техн. наук. М.: Институт проблем управления, 1995. 38 с.
5. Мартышкин А.И. Математическое моделирование аппаратного буфера памяти многопроцессорной системы // в сборнике: Оптико-электронные приборы и устройства в системах распознавания образов, обработки изображений и символьной информации. Распознавание-2015 сборник материалов XII Международной научно-технической конференции, 2015. С. 247-249.
6. Цилькер Б.Я., Орлов С.А. Организация ЭВМ и систем (2-е изд.). СПб: Питер, 2011. 688 с.
7. Алиев Т.И. Основы моделирования дискретных систем. СПб.: СПбГУ ИТМО, 2009. 363 с.
8. Мартышкин А.И. Исследование подсистем памяти с буферизацией транзакций на моделях массового обслуживания // XXI век: итоги прошлого и проблемы настоящего плюс, 2011. № 3. С. 124-131.
Мартышкин Алексей Иванович, канд. техн. наук, доц., alexey314@yandex.ru, Россия, Пенза, Пензенский государственный технологический университет
MA THEMA TICAL MODELS FOR EVAL UA TING TIME SERVICING TRANSACTIONS IN THE EXECUTION OF EXCHANGE OPERA TIONS IN MULTIPROCESSOR SYSTEMS WITH SHARED MEMORY
A.I. Martyshkin
The questions of an estimation of time of service of transactions at data interchange in multiprocessor systems on the basis of the general bus with shared memory are described. The aim of the work is to study the models of the subsystem "processor-memory" and estimate the time of service of applications for data exchange in multiprocessor systems with shared memory. The proposed models explored the time of transaction maintenance, obtained expressions for estimating the probabilistic-temporal characteristics of the access time to the subsystem "processor-memory". Models dealt with using the apparatus of queuing theory. In conclusion, the findings made by the relevant work. The above article models allow us to assess the characteristics of multiprocessor systems without building a real layout.
Key words: mathematical simulation, system of mass service, the transaction, a read operation, a record operation, multiprocessor system, "processor-memory" subsystem, memory architecture, memory bandwidth, memory latency, the buffer element.
Martyshkin Alexey Ivanovich, candidate of technical sciences, docent, alex-ey314@yandex. ru, Russia, Penza, Penza State Technological University
УДК 004.75; 519.687.1
МОДЕЛЬ ЗАДАЧИ РАСПРЕДЕЛЕНИЯ ВЫЧИСЛИТЕЛЬНОЙ НАГРУЗКИ ДЛЯ ИНФОРМАЦИОННО-УПРАВЛЯЮЩИХ СИСТЕМ
НА БАЗЕ КОНЦЕПЦИИ ТУМАННЫХ ВЫЧИСЛЕНИЙ
Э.В. Мельник, А.Б. Клименко, Д.Я. Иванов
В статье рассмотрен вопрос повышения надежности информационно-управляющих систем (ИУС), а именно - вероятности безотказной работы (ВБР). Предлагается новый подход к повышению ВБР компонентов ИУС за счет внесения в архитектуру ИУС элементов концепции «туманных» вычислений. В статье представлены модели оценок ВБР компонентов ИУС, модель задачи распределения вычислительной нагрузки, а также результаты компьютерного моделирования.
Ключевые слова: информационно-управляющая система, надежность, вероятность безотказной работы, туманные вычисления.
Информационно-управляющие системы (ИУС) являются неотъемлемыми компонентами многих мехатронных объектов в различных областях человеческой деятельности. Под управлением ИУС функционируют объекты нефте- и газодобывающей промышленности, авиация, объекты
174
