CC BY
55
УДК 658.512.011:681.326:519.713
МУРАД АЛИ АББАС, В.И. ХАХАНОВ, Е.И. ЛИТВИНОВА, С.В.ЧУМАЧЕНКО, А.А. ГОРОБЕЦ
КВАНТОВЫЕ ТЕХНОЛОГИИ ТЕСТИРОВАНИЯ И РЕМОНТА ЦИФРОВЫХ СИСТЕМ НА КРИСТАЛЛАХ
Описываются перспективы развития квантовых вычислений в ближайшем будущем, определяющие направления дальнейшего совершенствования технологий проектирования, валидации и обеспечения качества (quality assurance) систем на кристаллах и в пакетах кристаллов.
Последние исследования в области квантовых вычислений [1-33] говорят о том, что уже в ближайшем будущем квантовый компьютер позволит решать задачи криптографии, быстрого поиска в базах данных, моделирования физических процессов на микроуровне, создания искусственного интеллекта и квантовых информационных технологий, реализации квантовой телепортации и квантовой криптографической связи.
Цель исследования - аналитический обзор квантовых технологий тестирования, ремонта и диагностирования цифровых систем на кристаллах при их проектировании и верификации, ориентированный на существенное увеличение выхода годной продукции и уменьшение времени ее выхода на рынок микроэлектроники. Для достижения цели необходимо решить задачи, связанные с обзором квантовых вычислений, кубитных моделей и структур данных.
Научные источники: квантовые вычисления [1-13]; применение квантовых вычислений к решению задач синтеза логических схем, тестирования и диагностики [11-33]; квантовые вентили [4, 13, 31]; неисправности квантовых логических схем [14, 18, 32]; технологии выявления дефектов [14, 16, 17].
1. Квантовые вычисления
Квантовые вычисления (quantum computing) являются быстро развивающейся областью исследований в последнее десятилетие [1-13], через 80 лет после создания Максом Планком в 1900 году квантовой механики.
Квантовый компьютер - это вычислительное устройство, использующее при работе квантовомеханические явления: суперпозицию состояний (superposition), квантовую запутанность (entanglement), интерференцию (interference), параллелизм (parallelism) и обратимость вычислений (reversible computation) [4], что позволяет преодолеть ограничения по быстродействию классических компьютеров.
В классических электронных цифровых вычислительных машинах единицей информации является бит, который может принимать одно из двух возможных значений 0 или 1 и определяется как различимое различие (a difference that makes a difference) [12]:
onebite {0,1}. (1)
Следовательно, информация основывается на различиях, отличительных признаках и возможности распознавания (различительной способности).
Единицей информации квантовой системы является квантовый бит, или кубит [4], который соответствует состояниям | у > квантовой сущности, пространство состояний которой представляет собой комплексное двумерное векторное пространство | у >e C2 . Таким образом, кубит определяется следующим бесконечным количеством классической информации:
onequbit =|у>=а |0 >+р |1 >e C2, (2)
где 10 >, |1 >e C2 обозначают ортонормальный базис; комплексные числа a, Pe C удовлетворяют выражению
| а |2 +|Р|2= 1. (3)
Однако поскольку состояния | у > и ein | у > для всех п 6 [0,2п] эквивалентны с кванто-
вомеханической точки зрения, то а,р обладают вместе только двумя степенями свободы. Так, мы можем принять:
а = cos6; р = einsin9; п,бе[0,2п]. (4)
Таким образом, по сравнению с классическим битом (1) кубит (2) - (4) обладает более широкими возможностями и позволяет хранить в одном кубите фактически бесконечный в обе стороны классический информационный контент, в то время как один бит может содержать минимальный неочевидный конечный информационный контент.
Здесь проявляется одно из странных квантовых явлений, которое является предметом знаменитой загадки «кошки Шредингера». С одной стороны, квантовый компьютер может эффективно обрабатывать бесконечную в обе стороны информацию, которая находится в кубите, благодаря таким квантовым явлениям, как суперпозиция, параллелизм, интерференция, запутанность. Но при этом обработка одного кубита осуществляется с помощью простой базовой операции, так же как и обработка классического бита в обычной электронной цифровой вычислительной машине.
С другой стороны, для формирования информационного содержания кубита необходимо выполнить измерения в соответствующей квантовой системе. В общем случае это приводит к разрушению (свертыванию) соответствующей волновой функции, которая определяет состояние | у > кубита (2). Таким образом, классическая информация, которую можно получить, находится только в одном обычном бите. Например, данные о том, что соответствующая квантовая система находится в состоянии 10 > или |1 > , причем каждое из двух состояний появляется с соответствующей вероятностью
| а |2, |Р|2. (5)
Важно отметить, что, несмотря на появление вероятностей (5), в случае с кубитами (2)-(5) рассматривается не классическая вероятностная система, которая имеет два состояния А и В, появляющиеся с соответствующими вероятностями p и q. Классическая вероятностная система всегда находится в одном и только в одном из состояний А или В. Вероятностный аспект проявляется только в том, что мы не знаем, в каком именно из этих двух состояний она будет находиться. Типичным примером такой классической вероятностной системы является бросание монеты.
В общем случае с кубитом (2) - (5) квантовая система не находится ни в одном из возможных состояний 10 > или |1 > , а одновременно находится в обоих состояниях 10 > и 11 > (суперпозиция двух состояний). Благодаря этому квантовый компьютер может легко и просто управлять кубитами, которые несут бесконечную в обе стороны классическую информацию.
При классической обработке информации можно получить только один единственный бит, и в общем случае сделать это можно только с определенной вероятностью.
Различия между квантовыми компьютерами и обычными электронными цифровыми машинами становятся еще более явными, когда необходимо обрабатывать любое конечное число n > 1 кубитов. Число n можно определить также как количество классических
битов, необходимых для получения одного целого 1 < m < 2n . Благодаря квантовой суперпозиции, определение n кубитов дает возможность получить одновременно не менее чем 2n целых чисел (в действительности значительно больше). Этот факт дает представление об удивительных возможностях квантовых компьютеров.
Однако необходимо подчеркнуть, что квантовые компьютеры имеют не только достоинства, но и недостатки. В обычной электронной цифровой вычислительной машине при считывании числа m не требуется никаких дополнительных операций над n битами, которые определяют его однозначно. В квантовом компьютере при считывании контента из n кубитов, находящихся в суперпозиции, работают аксиомы о квантовом измерении, и происходит изменение нескольких соответствующих кубитов путем свертки.
1.1. Простые квантовые вентили
По аналогии с обычным электронным цифровым компьютером, вентиль квантовой вычислительной системы может обрабатывать один или несколько кубитов [4,13]. Квантовая система имеет входные и выходные состояния, определяемые (задаваемые) одним или несколькими кубитами. Система преобразует их в соответствии с аксиомами квантовой механики. Состояния квантовой системы преобразуются с помощью унитарных, обратимых (инвертирующихся) операторов. Следовательно, квантовые вентили должны иметь одинаковое количество входных и выходных кубитов.
Простой квантовый вентиль А, преобразующий один входной кубит в один выходной кубит, представлен на рис. 1.
А
Рис. 1 Квантовый вентиль Здесь предполагается, что в квантовом вентиле поток информации направлен слева направо, поэтому стрелки на рис. 1 не показаны. Данное упрощение графического представления квантового вентиля стало возможным благодаря тому факту, что квантовые вентили преобразуют кубиты с помощью унитарных обратимых операторов. В этом случае графическое представление логических вентилей, преобразующих классические биты в электронном цифровом компьютере, не является удобным для квантовых вентилей.
2 2 2 На рис. 1 | у >, | х >6 С - кубиты; А: С ^ С - унитарный линейный обратимый
оператор. Удобно использовать матричное представление квантовых вентилей:
'а Ъ
A = я v c d
где для кубитов | у > = а 10 >+Р |1 >, | х > = y 10 >+811 >, для которых A | у > = | х > , справедливо:
(c Ш) • (6)
Пример квантового вентиля NOT, задаваемого унитарной матрицей:
'0 1N
X = 'ч1 0
Нетрудно заметить, что в этом случае выражение (6) преобразуется к виду:
Х(а |0 >+р |1 >) =р |0 >+а |1 > • Другими словами, вентиль NOT представляет собой переключатель между состояниями | 0 > и |1 > •
Другой пример квантовых вентилей, описываемых унитарными матрицами:
y=(0 v). Z=(; д
которые действуют на данный кубит в соотвествии с выражениями:
Y(a |0 > + р |1 >) =-i(-p |0 > +a |1 >), Z(a | 0 > + р |1 >) =а | 0 > -р |1 > • X, Y и Z называют матрицами Паули.
Вентиль Адамара осуществляет самообратимую операцию формирования суперпозиции состояний и определяется унитарной матрицей [4,13]:
■>|
H=-U
9 9 9 9
Справедливо следующее выражение X = У = Ъ = Н = I, которое означает, что каждый вентиль Х,У,Ъ и Н определяется с помощью корня квадратного единичной матрицы и соответствующего квантового вентиля I.
1.2. Многокубитные квантовые вентили
В многокубитном вентиле должно быть одинаковое количество кубитов на входе и выходе [4].
Двухкубитные вентили соответствуют операциям поворота в гильбертовом пространстве двух взаимодействующих кубитов, которые не могут быть представлены в виде прямого произведения независимых однокубитовых операций [13].
Основным двухкубитовым вентилем является обратимый контролируемый инвертор или оператор «контролируемое НЕ» (СКОТ) с двумя входными и двумя выходными кубитами (рис. 2), который функционирует в соответствии с выражениями:
100 > а 100 >, 101 > а 101 >, 110 > а 111 >, 111 > а 110 >.
Рис. 2. Контролируемое НЕ
Когда | у > = |0 >, то | у > © | х > = I X >; для | у > = |1 > справедливо | у > © | х > = Х| х > . Вентиль СКОТ описывается матрицей:
0 Уа^
Г1
0 0 0
0
0 0
в
Y
Г а^
в
5 Y
где | у > = а 10 > + в |1 >, | X > = YI 0 >+5 |1 > .
Кубит | у > является контролирующим, кубит | х > - контролируемым, над которым производится операция NOT при условии, что первый кубит находится в состоянии |1 > .
Двухкубитовый оператор обмена состояниями кубитов SWAP может быть реализован путем последовательного выполнения трех операций CNOT (рис. 3) [13] и описывается матрицей:
^ 1 0 0 0^ 0 0 10
SWAP =
00 01
Рис. 3. Оператор SWAP
Трехкубитовый вентиль Тоффоли (CCNOT) представлен на рис. 4 и содержит два управляющих кубита А и В, а также один управляемый С.
Рис. 4. Вентиль Тоффоли
Вентиль Тоффоли описывается матрицей 8х8 в базисных состояниях |0,0,0>, |0,0,1>, |0,1,0>, |1,0,0>, |0,1,1>, |1,0,1>, |1,1,0>, |1,1,1>:
0 0 0 0 0 0^
0 0 0 0 0 0
1 0 0 0 0 0
0 1 0 0 0 0
0 0 1 0 0 0
0 0 0 1 0 0
0 0 0 0 0 1
0 0 0 0 1 0,
Данная операция может быть также реализована в виде пяти двухкубитовых операций. N-битный обобщенный вентиль Тоффоли описывается как
(kj,k2,...,kn) a (kj,k2,...,(k1,k2,...,kn-j)©kn) [18]. Вентиль NOT является частным случаем вентиля Тоффоли, для которого n = 1, вентиль CNOT - частным случаем, когда n = 2 .
Расширенный n +1 -битный вентиль Тоффоли (extended Toffoli gate, ETG) c двумя управляемыми линиями (on,on +1) показан на рис. 5. ETG имеет входной вектор
(k1,k2,...,kn,kn+1) и выходной вектор (o1,o2,...,on,on +1) , где oj = kj для j = 1,(n-1),
on = k1,k2,...,kn-1 © kn , on+1 = k1,k2,...,kn-1 © kn+1. Первые n -1 битов являются управляющими, последние два бита - управляемыми.
CCNOT=
11 0 0 1 00 00 00 00 00 00
ki -1 — c>]=ki
1—
Ьз H ■ — t<j=fcj; ■
— t>n-l=liti
kû -Ç 3- ot=fcLk:k:...fct;€2 kc
Рис. 5. n +1 -битный вентиль Тоффоли
2. Применение квантовых вычислений к решению задач тестирования и
диагностики
2.1. Методы синтеза обратимых логических схем
Существует множество методов синтеза обратимых логических схем, среди которых метод преобразований, использование выражений Рида-Мюллера положительной полярности (positive polarity Reed-Muller expressions, PPRM), нормальной дизъюнктивной формы (exclusive-or sum-of-products, ESOP) и методов принятия решений [18-27].
Один из подходов заключается в представлении реализуемого теста (benchmark) в формате ESOP, в котором традиционный оператор ИЛИ (OR) заменяется исключающим ИЛИ (EXOR).
Метод преобразований предполагает анализ таблицы истинности обратимой функции и выявление преобразований, соответствующих поведению обратимого вентиля, которые могут быть применены к таблице истинности в целях преобразования входных наборов в соответствии с выходными наборами. Применение этих преобразований может быть реализовано в виде каскада вентилей. Если преобразования ограничены только Тоффоли вентилями, результирующий каскад также будет состоять только из Тоффоли вентилей.
Методология онлайн построения тестопригодных обратимых схем основана на трех обратимых вентилях R1, R2 и R [18]. Каждый вентиль имеет по 4 входа и 4 выхода, как R1 (рис. 6, а), и предназначен для реализации операций NAND, OR, EXOR и XNOR путем подачи различных значений на входы. Вентиль R1 имеет выход контроля четности (parity output) q. R2 (рис. 6,б), передает входные сигналы на выходы, вычисляя значение s. Для построения тестопригодного блока (TB) вентили R1 и R2 соединяются в виде каскада
путем подключения первых трех выходов Я1 к первым трем входам Я2. При этом создается тестопригодный блок с двумя выходами контроля четности, значения на которых можно сравнивать для выявления ошибки.
а —5
ь
с —J d —
R1
u = а$с d -
->v= bfflcea.be be e-
-j-w = a abac f -
q= p©c®ab<tsbc r-
R>
->x = d -iv=e ->z = f
s=r®d®eef
IB
s
У Хс^.
XI ■-Ï Checker
-> 1 circuit
—) 5 У1—>
-> ei
а б в г
Рис. 6. Вентили Я1 (а), Я2 (б), тестопригодный блок (в) и две пары двухканальных проверочных схем
(г)
На рис. 6, в показана структурная схема тестопригодного блока ТВ, который используется для реализации обратимых схем. Так как каждый ТВ генерирует два выхода проверки четности, две пары проверочных схем необходимы для их тестирования. Проверочная схема (рис. 2, г) построена с использованием восьми Я вентилей. Если схема содержит более двух тестопригодных блоков, необходим каскад проверочных схем.
Тестопригодная схема для функции f = аЬ + с приведена на рис. 7.
Рис. 7. Тестопригодная схема для функции f = ab + c
Первый TB реализует операцию ab, результат которой затем подается на вход с
второго TB, формирующего на выходе результат: f = abc = ab + c . Два выхода контроля четности каждого TB подключены к проверочной схеме, анализ выходов которой позволяет обнаружить неисправность. Недостатком метода является возможность обнаружения не всех одиночных ошибок. Если неисправность находится между двумя TB, она не может быть обнаружена. Блоки TB генерируют значение выходов проверки четности, которые тестируются с помощью проверочной схемы, обнаруживающей неисправности только в TB. Появление любой неисправности за пределами TB остается незамеченным.
Модификация описанного метода [18] предполагает замену каждого вентиля схемы тестопригодным блоком, который генерирует два значения контроля четности, и использование улучшенной проверочной схемы. Однако неисправность соединений двух блоков при этом также не обнаруживается. Другой подход использует набор из 4 х 4 двуканальных обратимых вентилей для обнаружения неисправностей онлайн. Каждый двуканальный вентиль имеет две пары входов. Два входа каждой пары представлены в форме dual rail и являются дополнением друг к другу (01 или 10). Если на выходах появляются dual rail значения, то это свидетельствует об отсутствии ошибки. Однако наличие на выходах значений 11 или 00 говорит об одиночной ошибке. Для генерации тестопригодных схем двуканальные вентили объединяются в каскады, а неисправность транспортируется на выход схемы. Ошибка обнаруживается путем проверки выходов. Тестирование промежуточных вентилей при этом не требуется.
В работе [18] предложен подход, ориентированный на схемы, состоящие только из вентилей Тоффоли. Для создания тестопригодной схемы в нее добавляется несколько CNOT вентилей и линия четности L, которая инициализируется значением 0. Предполагается, что схема имеет р входов, р выходов и соответственно р линий. CNOT вентиль добавляется на все линии до L в начало схемы (рис. 8). Затем каждый n-битный вентиль Тоффоли заменяется (n +1) -битным ETG. Соединения первых n бит ETG остаются такими
же, как в n-битном вентиле Тоффоли. Последние биты ETG подключаются к линии L. Вентили NOT, находящиеся на линиях, сохраняются. Если количество вентилей NOT в схеме нечетное, дополнительный вентиль NOT добавляется в конец линии L, в противном случае никаких дополнительных вентилей NOT не добавляется. Вентили CNOT добавляются на все линии до L в конец схемы.
1т —?- Ii — л \
Тп — '---(г i_, Ь / \ f J
If ь \ у—t 'J
и-- к г
ь-4 Э— у •Li L-i И к / ч ч / / S \ / S f > \ \ у л f J V
ti Ъ 'i 14 Ci С] C) cs ei e; C] fe ce c? cs ц cw
а б
Рис. 8. Схема Тоффоли (а) и тестопригодная схема (б)
Описанный подход требует в общей сложности дополнительно 2р вентилей CNOT и не более одного дополнительного вентиля NOT для построения онлайн тестопригодной схемы. Если одна ошибка обнаружена в любой линии (в том числе L), значение L меняется с 0 на 1. Если ошибок нет, значение L остается 0. Таким образом, ошибка обнаруживается путем проверки одного бита L в конце схемы. Метод работает также для любых схем, состоящих из вентилей Тоффоли с инвертированным управлением.
Методы маскирования неисправностей мажоритарных обратимых схем представлены в работе [19]. Нефункциональные выходы схем используются для диагностирования неисправностей, в то время как неисправность маскируется на функциональном выходе. Множество обратимых модулей позволяет обеспечить регулируемую глубину диагностирования. При этом уменьшается сложность формирования теста и обеспечивается возможность восстановления работоспособности устройства. Основным преимуществом предложенного метода является устойчивость к одиночному отказу и возможность обнаружения неисправностей типа «пропущенный вентиль» (Missing Gate Fault, MGF) и «повторяющийся вентиль» (Repeated Gate Fault, RGF).
Логические модели неисправностей, основанные на концепции пропущенного и повторяющегося вентиля, ориентированы на логический уровень и являются более предпочтительными для обратимой логики по сравнению с традиционными СБИС (VLSI) моделями неисправностей (например, одиночными константными неисправностями). Эти модели называются одиночный пропущенный вентиль (Single Missing Gate Fault, SMGF), многократно пропущенный вентиль (Multiple Missing Gate Fault, MMGF), частично пропущенный вентиль (Partial Missing Gate Fault, PMGF) и повторно пропущенный вентиль (Repeated Gate Fault, RGF). SMGF представляет собой модель, когда обратимый вентиль полностью удален из схемы. MMGF предполагает более одного последовательно расположенного вентиля, удаленного из схемы полностью. RGF означает, что вентиль заменен двумя последовательными копиями. PMGF описывает неисправность, когда часть вентиля была удалена.
В статье [19] рассматриваются две различные реализации мажоритарных схем с тремя выбираемыми выходами. Эти модули обеспечивают маскирование и диагностирование неисправностей в рамках тройной модульной избыточности (Triplicated Modular Redundancy, TMR), схема которой показана на рис. 9.
Устройство состоит из трех входов данных (Ij,I2,I3), и двух управляющих линий на входах модуля ( C1, C2 ), генерирует значения на трех выходах данных O1, O2, O3 и двух неиспользуемых выходах ( D1, D2 ). Выбор осуществляется на входах данных и результат формируется на выходах данных. Мажоритарная схема формирует все 0 или все 1 на трех выходах данных. Другими словами, два сочетания из восьми возможных перестановок значений на выходах используются в процессе реализации. С другой стороны, обратимость требует однозначного соответствия между перестановками на входах и выходах. Таким образом, по крайней мере, два неиспользуемых выхода необходимы для сохранения обратимости. Так как в обратимой схеме разветвление соединений невозможно, в предложенной схеме имеется три копии выбираемых выходов для эффективной реализации распределенных TMR архитектур. Кроме того, тройные выходы могут быть реализованы таким образом, что исключают проблему появления одиночной неисправности.
Рис. 9. Обратимая мажоритарная схема с тремя выбираемыми выходами
Минимальная тройная мажоритарная схема (Minimal Triplicated Voter, MTV) показана на рис. 10. Основной целью ее реализации является использование минимального количества этапов. Приведенная реализация предполагает выполнение 4 шагов (4 обратимых вентиля).
Соотношение между Ij(1 < i < 3) и Oj(1 < i < 3), а также влияние неисправного входа на выходы Di,D2 приведены в таблице на рис. 10.
Анализ MTV. Примененная модель неисправностей включает пропущенный и повторяемый вентили. На транспортирование бита по сигнальным линиям (в том числе со входов схемы) также может влиять отсутствие или повторение вентиля. Одиночная неисправность приводит к появлению трех видов ошибок: 1) маскируемые ошибки, которые могут быть не заметны или приводят к ошибке на неиспользуемых линиях и не влияют на функционирование схемы; 2) восстанавливаемые ошибки, когда ошибочный результат транспортировки бита на один из трех выбираемых выходов может быть исправлен схемой на последующем шаге TMR. Действие этой ошибки может быть исправлено при условии, если нет других неисправностей, проявляющихся на данном этапе; 3) неустранимые ошибки, которыми является любая неисправность, изменяющая значение на более чем одном выбираемом выходе, и которая не является ни маскируемой, ни восстанавливаемой.
г; п г" "1 . 1
г- -и 1 П г1 ■ ! 1
1 | г
1 1 1 б h"i
1 п 1 1 - J LJ ' IV .J L._ J , __1
i_ J Р
О,
О-.
То
Fr
Not
Inputs Outputs
h % U Оэ Pi Oi D2 Di
oo о 000 0 0
(Hi 3 0 0 0 3 0
U i 0 0 0 0 1 3
1 0 0 00 0 11 0
i ] ] 3 i 3 0 3
3 3 0 3 i 3 3 0
3 3 3 3 3 3 3
0 i 3 3 3 3 0 3
Рис. 10. Минимальная тройная мажоритарная схема
Любая одиночная неисправность на входах MTV маскируется. Кроме того, одиночная неисправность внутри MTV приводит к маскируемым или восстанавливаемым ошибкам. Однако MTV не является устойчивым к неисправностям типа пропущенный и повторяющийся вентиль, которые возникают в схеме, когда имеется неисправность на входных линиях. Кроме того, диагностическая информация схемы не является достаточной для определения неисправного входа. В целях повышения надежности схемы, а также увеличения диагностической информации предложена другая реализация устройства.
Предлагаемая робастная тройная мажоритарная схема (Robust Triplicated Voter , RTV) показана на рис. 11. Отношение между входами и выходами приведено в таблице (рис. 11). Значение на выходе определяется на основе значений на входах. Затем генерируются три копии выхода. В отличие от реализации MTV, в RTV каждая копия значения выхода формируется независимо, прямо из входов. После того, как RTV сформировал три независимые копии большинства входных битов, уменьшается количество случаев возникновения дефектов, приводящих к неустранимым ошибкам. Кроме того, большинство одиночных неисправностей RTV являются маскируемыми, а не восстанавливаемыми. Описанный модуль обеспечивает полное диагностирование одиночных неисправностей. Данное преимущество достигается за счет увеличения площади и задержки схемы.
Рис. 11. Робастная тройная мажоритарная схема
2.2. Неисправности квантовых логических схем
Агравал В.Д. исследовал вероятность обнаружения неисправностей в логических схемах с использованием принципа максимума энтропии общей термодинамики. На основании принципа максимума энтропии он показал, что можно получить высокий уровень достоверности тестирования, если выходная энтропия системы максимальна [14]. Максимальный результат достигается, когда выходная информация в измененных битах/последовательностях совпадает с входной информацией.
Patel K.N. показал, что обратимые схемы требуют меньше тестовых векторов для обнаружения кратных неисправностей на основе константных моделей по сравнению с классической схемой. В обратимой логике, количество тестовых векторов растет логарифмически в зависимости от количества входов/выходов и числа вентилей [14].
В общем случае функция является обратимой, если существует однозначное соответствие между входами и выходами функции (и наоборот) [18]. В любой обратимой функции существует возможность восстановления входных значений в зависимости от заданных выходных значений. Традиционный инвертор (вентиль NOT) является обратимым. Вентиль обратимый, если булева функция вычисляется биективно и корректно сформированная обратимая логическая схема является ациклической комбинационной логической схемой, в которой все вентили обратимы и соединены между собой связями без разветвлений.
Уникальным свойством процесса тестирования обратимой логики есть то, что любой тестовый набор, который может обнаруживать все одиночные неисправности в обратимой логической схеме, будет также обнаруживать все кратные константные неисправности. Это свойство не может быть достигнуто в необратимой логике, где обнаружение кратных константных неисправностей является значительно более сложным, чем обнаружение одиночных константных неисправностей.
Лишь отдельные существующие модели неисправностей традиционной логики могут быть распространены на квантовую логику. Например, при синтезе квантовой логики не используется поведенческий уровень [14]. Неисправности, связанные с задержками и дефектами, не имеют аналогов в области квантовой логики. Модели неисправностей логического уровня, ориентированные на описание соединений квантовых вентилей, должны быть адаптированы к квантовым схемам. Под неисправностями логического уровня в квантовой логике понимают неисправности уровня RTL (register transfer level).
Наиболее широко используемыми моделями неисправностей уровня RTL являются константные неисправности. В обычной логике они моделируются путем присвоения фиксированного логического значения (0 или 1) определенной точке тестируемой схемы. Для квантовых схем предложены две модели, первая - для двоичных перестановочных схем, вторая - для квантовых вентилей. В первой модели для выявления замыкания
проводника определяется многозначное состояние цепи {| 0 >, |1 > , | V0 > | и | V[ > }. Основное различие между двумя моделями заключается в необходимости использования вероятностных тестов при появлении на выходах схемы комплексных значений.
В традиционной логике часто используются специальные модели неисправностей, которые могут применяться и для квантовых схем. Предложено семейство моделей неисправностей логики для обратимых схем, основанных на k-входовом элементе «контролируемое НЕ» (k-CNOT) и относящихся к модели неисправностей, определяемой как полное удаление вентиля - single missing-gate fault model (MGF) [15].
Неисправности stuck-open и stuck-short используются для моделирования специфических проблем транзистора в структуре КМОП вентиля.
Интересным и уникальным аспектом тестирования квантовых схем является необходимость различия вероятностных и детерминированных тестов. Очевидно, что для детерминированных тестов требуются множественные итерации.
Неисправности утечки очень важны в традиционной цифровой логике. Предполагается, что кубит функционирует в полной изоляции в двумерном гильбертовом пространстве H2 . Так, при появлении ошибки кубит может либо взаимодействовать с окружающей средой, либо непредсказуемо разворачиваться в двумерном пространстве. Утечка в квантовых схемах происходит, когда кубит просачивается из двумерного гильбертова в большее пространство. Тестирование неисправностей утечки квантовых схем - это сложная задача. Неисправности, проявляющиеся в поворотах кубита, могут быть смоделированы как непреднамеренное включение одного кубита в вентиль Паули, что вызывает лишь изменение фазы кубита, которым можно пренебречь, поскольку направление, которое он указывает в гильбертовом пространстве, является только частью информации кубита.
Квантовый компьютер может быть смоделирован как физическое перемещение кубитов из зоны хранения в зону обработки и обратно в зону хранения в течение каждого цикла вычислений [15]. Модель неисправностей канала передачи квантовой схемы заимствована из модели неисправностей обычного двоичного симметричного канала (рис. 12). Она предполагает одинаковые вероятности p для перевода кубита из состояния |0 > в |1 > и из |1 > в |0 > .
Поскольку n х n обратимые логические схемы представляют собой взаимно-однозначное соответствие между входами и выходами, они должны иметь максимальное количество выходов. В этом случае обнаружение неисправностей в обратимых логических схемах будет более простым.
Для решения проблем транспортирования и декогерентности в квантовых схемах необходимо использовать коды коррекции квантовых ошибок (QECC, quantum error correction codes).
2.3. Технологии выявления дефектов при тестировании клеточных
автоматов на квантовых точках (QCA, quantum cell automata)
Фундаментальным элементом QCA является ячейка, состоящая из четырех квантовых точек (Quantum Dots, QD), находящихся в вершинах квадрата (рис. 13) [16]. Каждая ячейка содержит пару избыточных электронов, которые стремятся занять ее противоположные углы. Два возможных варианта поляризации ячейки позволяют кодировать двоичную информацию (рис. 14). Ячейка переключается с одной поляризации на другую, когда электроны квантовомеханически туннелируют с одного набора квантовых точек на другой.
<-Р
*■ |1>
|о>
Рис. 12. Модель неисправностей двоичного симметричного канала
® ф-Quantum Dot
О ф-Electron
Рис. 13. Ячейка клеточного автомата на четырех точках
р - +1
Рис. 14. Два возможных состояния ячейки клеточного автомата
Вариант ячейки ОСА на 6-ти ОБ, в котором центральная точка служит пунктом туннелирования, показан на рис. 15. Два электрона в ячейке электростатически отталкиваются, что разводит их по диагонали квадрата и дает два энергетически эквивалентных
состояния (Е1 = Е2), т.е. бит информации.
Рис. 15. Ячейка клеточного автомата на шести точках QCA-провод представляет собой расположенные рядом ячейки. Переключение одной ячейки из одного состояния в другое вызывает в соседней ячейке перемещение электрона (за счет наведенного кулоновского потенциала), что приводит к беспроводной передаче информации. Ячейки также могут быть смещены на S длины или повернуты на 45° относительно друг друга (рис. 16). Разместив ячейки в определенном порядке можно реализовать логическую функцию «отрицание».
Элемент majority представляет собой ячейку, окруженную с четырех сторон другими, причем три из них принудительно приводятся в некоторое состояние, а 4-я транслирует на «выход» состояние центральной ячейки, которое принимает энергетически выгодное значение, физически зависящее от суммы состояний соседей. Два «входа» являются информационными, а третий - контрольный (рис. 17). Условно-графическое обозначение этого элемента воплощает две базисные функции «И (-НЕ)» и «ИЛИ» (рис. 18). Элемент majority является базисом для QCA-схемной реализации полного одноразрядного сумматора (рис. 19), мультиплексора, демультиплексора и D-триггера [16]. Элемент majority необратим в вычислительном смысле, но его переключение происходит адиабатически.
г;
О • • • • о о • • • • о • о • • о • • о • • о • • о • * о •
А = 0 и !1 II OJ
Рис. 16. ОСА-провод из четырех ячеек, повернутых на 45°, и инвертор из ячеек на шести точках
Рис. 17. Элемент majority для вычисления булевых функций A л B, A v B, —(А л B)
Отдельные ячейки ОСА являются обратимыми в силу своей квантовой природы. Тем не менее, ОСА схемы не обратимы, поскольку ОСА ячейки подвергаются воздействию электрических или магнитных полей. Как следует из постулатов квантовой механики, для обратимости квантового состояния необходима замкнутая система. Следовательно тестирование ОСА отличается от тестирования обратимых квантовых схем ОС.
Рис. 18. Схема элемента majority и его условно-графическое обозначение
Рис. 19. QCA-cхемная реализация полного одноразрядного сумматора Tahoori M.B. [14] предложил методику тестирования, для которой требуется постоянное количество тестовых векторов для достижения 100% покрытия неисправностей. Разработана также технология тестопригодного проектирования, которая позволяет генерировать существенно меньшее количество тестовых наборов при практически 100% покрытии.
Gupta P. [14] обнаружил, что тестовые наборы для константных неисправностей QCA схем не гарантируют обнаружение всех дефектов. Поэтому предложено генерировать дополнительные тестовые векторы для обнаружения неисправностей межсоединений. 2.4. Обнаружение частично-избыточной обратимой и необратимой логики Вентиль или сегмент логики является избыточным, если он может быть удален из схемы без ущерба для ее функциональности. Вентиль или сегмент логики является частично-избыточным, если он может быть изменен без ущерба для функциональности схемы. Обнаружение частично-избыточной логики в любом проекте, обратимом или необратимом, важно для логического синтеза, верификации, тестопригодного проектирования (design for testability, DFT) [14,17].
В логическом синтезе, частично-избыточная логика может использовать ценные ресурсы схемы и ее устранение может обеспечить более эффективное функционирование устройства, в то время как в необратимой логике часто применяются инструменты синтеза для уменьшения времени/размера схемы и ее сложности. Частично-избыточная логика может также уменьшить эффективность структурной верификации проекта или даже маскировать некоторые его недостатки. При тестопригодном проектировании частично-избыточная логика как правило повышает наблюдаемость и управляемость контрольных точек. Известно, что для необратимых (классических) логических схем частично-избыточная логика или внутренние безразличные сигналы могут быть невидимыми, поскольку они не влияют на общую функциональность из-за наличия внутренних безразличных условий [14,17].
Обнаружение частично-избыточной логики проекта, обратимой или необратимой, важно для логического синтеза, верификации проекта, тестопригодного проектирования.
Обратимый вентиль/схема отображает каждый входной набор на уникальный выходной набор и, следовательно, не приводит к стиранию информации. В работах Беннетта, Фейнма-на, Фридкина и Тоффоли [17] исследованы возможности обратимой логики для создания схем, в которых теоретически достигнут нулевой уровень внутренней рассеиваемой мощности. Схемы обратимой логики формируются путем объединения вентилей в каскады с использованием различных методов синтеза, направленных на минимизацию неиспользуемых выходов и вспомогательных входов. Простой каскад из четырех вентилей и четырех переменных приведен на рис. 20. Каждая вертикальная линия представляет собой вентиль Тоффоли на 1 переменных с 1 -1 управляющими линиями (темные точки) и одной управляемой линией (незаполненные окружности). Для каждого вентиля значение на управляемой линии инвертируется, если и только если на всех 1 -1 управляющих линиях появляется 1.
Рис. 20. Каскад из четырех вентилей и четырех переменных
Вентиль Тоффоли с t переменными можно обозначить как TOF(xi,X2,...,xn;xj), где управляемая линия xj отделена знаком «;» от управляющих линий. Каждый вентиль является частью каскада, который должен включать вентиль и все неподключенные линии, проходящие через него. В целом матрица преобразований С этого каскада получается путем перемножения матриц преобразований четырех вентилей в обратном порядке:
C = G4 х G3 х G2 х Gj .
Тривиально тождественный вентиль - это обратимый вентиль, который реализует тождественное преобразование матрицы I (диагональная матрица со всеми ненулевыми элементами, равными 1). Любой обратимый вентиль с матрицей преобразования, которая отличается от единичной матрицы, не является тривиально тождественным.
Идентичные вентили тривиальны в том смысле, что они не изменяют матрицу преобразований схемы и могут быть игнорированы в функциональном смысле. Далее при рассмотрении обратимых каскадов используются только нетривиальные вентили.
Известно, что обнаружение неисправностей наиболее эффективно, когда выходной информационный контент тестируемой схемы максимален [17]. Обратимые схемы, которые реализуют взаимно-однозначные функции, являются максимизированными. В обратимых схемах для выявления кратных неисправностей на основе константной модели требуется меньшее количество тестовых векторов по сравнению с классическими схемами.
В работе [17] предложена структура Quantum Multiple-Valued Decision Diagrams (QMDD) для описания и моделирования обратимых квантовых логических схем. Матрица M раз-
мерности [2nх 2n] может быть разложена на четыре матрицы Мо,...,Мз с основанием
r _ 2: M = TM0 M1" r 2 M2 M3
Разбиение выполняется таким же образом, как и в упрощенной упорядоченной диаграмме двоичных решений (Reduced Ordered Binary Decision Diagram, ROBDD) [2] с применением разложения Шеннона. Выполняется упорядочение фиксированных переменных и разделение общих структур (подматриц). QMDD имеет одну конечную вершину со значением 1, и каждое ребро, в том числе ребро, указывающее на начальную вершину, имеет комплексный вес (complex valued). Матрица М комплексных значений размерностью rn х rn имеет уникальное (с точностью до изменения порядка переменных или их переобозначения) QMDD представление.
Две схемы являются идентичными, если они составлены из одинаковых вентилей и имеют одинаковый список цепей. Две схемы являются функционально-эквивалентными, если они реализуют одинаковую функцию. Обратимые логические схемы, идентичные и эквивалентные, представляются одной уникальной матрицей преобразований.
Две rn х rn матрицы М комплексных значений являются идентичными, если и только если они имеют одинаковое начальное ребро с одинаковым весом в QMDD представлении.
Стратегия модификации схемы предполагает выполнение повторяющихся проверок эквивалентности теста (benchmark) и его копии для управляемых схемных модификаций. Исчерпывающие структурные тесты, которые сканируют все вентили эталона, используются только для небольших схем. Для больших схем применяется случайный выбор тестов. На рис. 21 приведен алгоритм выявления частично-избыточной логики.
Рис. 21. Алгоритм выявления частично-избыточной логики
В работе [28] исследованы особенности тестирования квантовых логических схем, построенных с помощью библиотеки универсальных обратимых вентилей: квантовое НЕ, контролируемое НЕ (CNOT), трехкубитный вентиль Тоффоли (CCNOT) и вентиль Ада-мара.
Проблема тестирования логики рассматривается как NP-полная, однако она упрощается при тестировании итеративных логических массивов (iterative logic arrays, ILA) [28]. Под ILA понимается С-тестопригодный массив (C-testable, ranstant-testable array), проверяемый с помощью постоянного количества тестовых наборов, или M-тестопригодный массив, проверяемый с помощью постоянного минимального количества тестовых наборов.
Обычно для проверки массивов используется ячеечная модель одиночных неисправностей Cell Fault Model (CFM). В работе [28] введены два допущения для моделей неисправностей, применяемых при тестировании квантовых булевых схем и квантовых итеративных логических массивов.
Во-первых, неисправность на уровне ячейки может быть либо константным 0 либо константной 1, что свидетельствует об использовании константной модели неисправностей. Константная неисправность влияет на логическое состояние линии логической схемы. Правильное значение неисправной линии преобразуется в константное логическое значение: логический 0 (stuck-at-0, SA0) или логическую 1 (stuck-at-1, SA1). В квантовой логической схеме, которая реализует изменение квантовых битов во времени, любой квантовый вентиль выполняет унитарный и логически обратимый процесс. Обратимость и взаимная однозначность квантовых булевых схем приводит к тому, что константная неисправность будет распространяться от вентиля к вентилю и от ячейки к ячейке. Поэтому без ограничения общности можно рассматривать константные неисправности как постоянные (не зависящие от времени) ошибки линий логических ячеек, которые всегда могут наблюдаться на первичных выходах массива.
Данное предположение имеет смысл для квантовых вычислений в полупроводниковых системах. В нанометровой области дефект может быть вызван любой крошечной пылинкой или отклонением формы геометрической фигуры. Несовершенство процесса изготовления компонентов устройства также может приводить к дефектам. Изменения производственного процесса влияют на пороговое напряжение и длину канала транзисторов, а также на ширину и толщину металлизированных межсоединений. Дефекты в случайных местах приводят к появлению коротких замыканий между элементами топологии или разрывов металлизированных линий. Любой из этих дефектов может привести к появлению константных неисправностей.
Во-вторых, функциональная верификация ячейки включает генерацию управляющего входа и транспортирование неисправностей из ячейки на наблюдаемые выходы. Это значит, что для тестирования массива достаточно проверить функции каждой ячейки. Описанная модель называется ячеечной моделью неисправностей. Для функциональной верификации логической ячейки квантовой схемы необходимо сгенерировать управляющий вход и транспортировать неисправности схемы до выполнения квантового измерения.
В основном ошибки квантовой схемы вызываются дефектами, вызванными взаимодействием с окружающей средой. Как только произошел отказ, неисправность фиксируется и транспортируется на выходы аналогично классической схеме без квантовых свойств. Во многих реализациях квантового компьютера, оптических или полупроводниковых, могут возникать постоянные неисправности, такие как короткие замыкания или утечки сигнала, вызванные несовершенством материалов или физическими дефектами проводников.
Любая классическая схема может быть преобразована в квантовую версию с минимальным количеством входных/выходных линий путем использования только квантовых NOT, CNOT, CCNOT вентилей. Поскольку все вентили являются биективными (взаимнооднозначными), квантовые схемы также биективны. Вентили могут быть применены для построения массивов итеративной логики с минимальным числом тестовых наборов, которое не зависит от размера М-проверяемого массива.
В отличие от квантовых логических схем, преобразование классической схемы в массив C/M-тестопригодной итеративной логики является сложной задачей. Для классической схемы с m-битовым входом и n-битовым выходом (m=128, n=100) потребуется слишком
много тестовых наборов для всех возможных отображений (2m на 2n). Количество тестовых наборов растет экспоненциально с ростом количества входов. Хотя количество тестовых наборов является постоянной величиной, исчерпывающее тестирование требует
выполнения 2m входных наборов для тестирования константных неисправностей.
Использование квантовых свойств, таких как преобразование Уолша-Адамара, для
^m ^m 1 2m _ достижения квантового параллелизма Н |0> _ Xx=0 |x> и
V2m
H®m( 1 v 2m_1|x >) _|0 >®m
H ( i— X x_0 | x >) _| 0 > позволяет тестировать весь массив схем с помощью одно-
го тестового набора |000...0>. В этом случае массив называется «1-тестопригодным» («1-
testable») не потому, что для него достаточно только одного тестового набора. Количество тестовых наборов не зависит от количества входов и размера массива.
В работе [28] приведен пример построения квантовой системы встроенного самотестирования (Quantum Built-In Self-Test, QBIST) на основе использования свойства «1-тестопри-годности» (рис. 1.22). При включении в тестовом режиме первичные выходы устанавливаются в нулевое состояние. Эта операция выполняется путем инициализации кубитов или создания резервной копии предыдущего состояния первичных входов в нормальном режиме. Контролируемый нулем вентиль NOT можем быть использован для проверки требуемых входов (установлены ли они все в ноль). Контролируемый вентиль Адамара используется здесь как генератор квантовых тестовых наборов (QTPG). Все 2m комбинаций тестовых наборов подвергаются суперпозиции и могут быть одновременно использованы для тестирования. Тестируемая схема (CUT) проверяется с использованием только одного тестового набора. Благодаря свойству «1-тестопригодности» для выполнения исчерпывающего тестирования не требуются двоичный счетчик и линейный сдвиговый регистр с обратной связью, используемые в классических BIST. После проверки схемы информация передается на квантовый анализатор откликов (quantum output response analyzer, QORA), как это делается в классической BIST. Преимуществом является то, что в данном случае нет необходимости выполнять сжатие данных и сложный сигнатурный анализ.
Input .......-Т-..... Test ........г... CfrQKil .........л__________ 1 1 Test Output 1
\ Request — Pattern — Under j—; Pattern — R expanse fj
Verifier Gemmtor Test \ \Amihiiator Analyser ;
Рис. 22. Квантовая система встроенного самодиагностирования
В QORA контролируемое преобразование Уолша-Адамара используется в качестве тестового набора «annihilator». После этого подвергнутые суперпозиции тестовые наборы возвращаются в начальное состояние 0, если исправная схема находится в процессе тестирования. В противном случае, состояние 1, результат будет измеряться на выходах. Вместо измерения всех m кубитов контролируемый нулем вентиль ССNOT используется как анализатор откликов в целях экономии энергии. Вспомогательный целевой бит будет инвертирован только если все первичные выходы равны нулю. Таким образом, наблюдая за целевым битом, можно определить, появилась ли неисправность.
3. Заключение
Анализ квантовых технологий тестирования и ремонта цифровых систем на кристаллах, выполненный в данной работе, дает основания сформулировать актуальные на рынке электронных технологий направления в области Design and Test. Квантовые вычисления в последние годы становятся практически интересными и актуальными, особенно для анализа кибернетического пространства, создания новых Интернет-технологий и сервисов, благодаря их некоторой альтернативности существующим моделям вычислительных процессов. Рыночная привлекательность квантовых или кубитных моделей основывается на высоком параллелизме решения практически всех задач дискретной оптимизации, распоз-
навания текстов и образов, факторизации и минимизации булевых функций, эффективного сжатия, компактного представления и телепортации данных, отказоустойчивого проектирования из-за существенного повышения аппаратных затрат. Но такая плата в настоящее время вполне допустима, поскольку наноэлектронные технологии предоставляют разработчикам аппаратуры мощные площади силиконового кристалла, содержащие до 1 миллиарда вентилей при толщине пластины, равной 5 микрон. При этом современные технологии допускают создание пакета или «сэндвича», содержащего до 7 кристаллов, что соизмеримо с объемом нейронов головного мозга человека. Практически «беспроводное» соединение таких пластин, основанное на технологической возможности сверления порядка 10 тысяч сквозных отверстий (vias) на 1 квадратном сантиметре, обеспечивает минимальные задержки линий связи, а значит высокое быстродействие системы в пакете. Наполнить полезной функциональностью - интеллектом, соответствующим мозгу человека, предоставляемый объем вентилей на кристалле к 2020 году возможно только путем объединения усилий ученых, университетов и компаний. Поэтому можно и нужно использовать «жадные» к аппаратуре модели и методы для создания быстродействующих средств параллельного решения практических задач, упомянутых выше. Имея в виду дискретность и многозначность алфавитов описания информационных процессов, свойства параллелизма, заложенные в квантовых вычислениях, являются особенно востребованными при создании: 1) эффективных и интеллектуальных нечисловых «движков» для быстрого и точного поиска данных в киберпространстве или Интернете; 2) средств синтеза отказоустойчивых цифровых примитивов и систем; 3) проектирования и тестирования цифровых систем на кристаллах; 4) технологий защиты информации и компьютерных систем; 5) мозгоподобных моделей вычислительных процессов для анализа и синтеза языковых конструкций.
Направление дальнейших исследований будет связано с разработкой кубитных или квантовых моделей данных и вычислительных процессов для существенного повышения быстродействия при решении задач дискретной оптимизации, суперпозиционного метода синтеза кубов функциональностей для имплементации в структурные компоненты программируемых логических устройств, аппаратно-ориентированных моделей параллельного вычисления булеана для решения задач покрытия и минимизации булевых функций за счет реализации процессорной Хассе-структуры, модели комбинационного устройства, ориентированной на автономное и встроенное восстановление работоспособности компонентов логических устройств благодаря использованию автоматов переадресации дефектных примитивов, аппаратного прототипа квантового вычислителя на основе программируемой логики для оптимального решения задач тестирования.
Список литературы: 1. Thibodeau P. IBM's new future: Quantum computing / Patrick Thibodeau // Электронный ресурс http://www.computerworld.eom/s/article/9217669/
IBM_s_new_future_Quantum_computing?source=rss_keyword_patrick+thibodeau 2. Benenti G., Casati G., Strini G. Principles of Quantum Computation and Information. Volume 1: Basic Concepts. World Scientific. 2004. 256 p. 3. Vedral V., PlenioM.B. Basics of Quantum Computation. 1998. 28 p. Электронный ресурс: arXiv:quant-ph/9802065 v1 25 Feb 1998 http://www.tfp.uni-karlsruhe.de/~cuevas/Lehre/SS04/ 9802065.pdf 4. RosingerE.E. Basics of Quantum Computation ( Part 1 ). 2004. 87 p. Электронный ресурс: arXiv:quant-ph/0407064 v1 8 Jul 2004 http://chaos.swarthmore.edu/courses/TSG/2004d.pdf 5. Stenholm S., SuominenK.-A. Quantum approach to informatics. A John Wiley & Sons, Inc., Publication. 2005. 249 p. 6. Imai Hiroshi, Hayashi Masahito. Quantum Computation and Information. From Theory to Experiment. Springer. 2006. 234 p. 7. Nielsen M.A., Chuang I.L. Quantum Computation and Quantum Information. Cambridge University Press. 2010. 710 p. 8. Mikio Nakahara. Quantum computing: an overview // Mathematical Aspects of Quantum Computing. 2007. 53 p. http://www.worldscibooks.com/physics/6851.html 9. Whitney M.G. Practical Fault Tolerance for Quantum Circuits. A dissertation submitted in partial satisfaction of the requirements for the degree of Doctor of Philosophy in Computer Science in the Graduate Division of the University of California, Berkeley. 2009. 206 p. 10. DiVincenzoD.P. The Physical Implementation of Quantum Computation // IBM T.J. Watson Research Center, Yorktown Heights, NY 10598 USA. 9 p. Электронный ресурс: arXiv:quant-ph/0002077 v3 13 Apr 2000. http://www.unifiedfieldtheories.com/ 0002077_DiVincenzo_Phys_Imp.pdf. 11. Svore K.M., Terhal B.M., DiVincenzo D.P. Local Fault-Tolerant Quantum Computation // Электронный ресурс: arXiv:quant-ph/0410047v2 6 Jun 2005. http:// research.microsoft.com/pubs/143764/local2005.pdf. 12. БейтсонГ. Шаги в направлении экологии разума / Г. Бейтсон. М.: КомКнига. 2005. 248 с. 13. ВалиевК.А. Квантовые компьютеры: надежды и реальность / К.А.Валиев, А.А.Кокин. Ижевск: РХД. 2001. 352 с. 14. FeinsteinD.D.Y. Computer-Aided-Design Methods
for Emerging Quantum Computing Technologies / D.D.Y. Feinstein. BiblioLabsll. 2011. 184 p. 15. Hayes J.P. Testing for Missing-Gate Faults in Reversible Circuits / John P. Hayes, Ilia Polian, Bernd Becker // Proc. Asian Test Symposium. Taiwain. November, 2004. 16. Матюшкин И.В. Квантовые клеточные автоматы / И.В. Матюшкин // Электронный научный журнал «ИССЛЕДОВАНО В РОССИИ». 2011. С. 367-392. Электронный ресурс http://zhurnal.ape.relarn.ru/articles/2011/029.pdf. 17. Feinstein D.Y. Partially Redundant Logic Detection Using Symbolic Equivalence Checking in Reversible and Irreversible Logic Circuits /D.Y. Feinstein, M.A. Thornton, D.M. Miller // Design, Automation and Test in Europe, DATE '08. 2008. P. 1378 - 1381. 18. Nayeem N.M. Online Fault Detection in Reversible Logic / N.M. Nayeem, J.E. Rice // Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT). 2011. P.426-434. 19. Zamani M. Fault Masking and Diagnosis in Reversible Circuits / M. Zamani, N. Farazmand, M.B. Tahoori // 16th IEEE European Test Symposium (ETS). 2011. P.69-74. 20. Hongyan Z. Improved Fault Diagnosis for Reversible Circuits / Zhang Hongyan, R. Wille, R.Drechsler // 20th Asian Test Symposium (ATS). 2011. P. 207 - 212. 21. De VosA. The Roots of the NOT Gate / A. De Vos, S. De Baerdemacker // 42nd IEEE Intern. Symposium on Multiple-Valued Logic (ISMVL). 2012. P. 167 - 172. 22. Kerntopf P. Synthesis of multipurpose reversible logic gates / P. Kerntopf // Proceedings of the Euromicro Symposium on Digital System Design (DSD'02).2002. P. 259 - 266. 23. BoykinP.O. Reversible Fault-Tolerant Logic / Boykin, P.O.; Roychowdhury, V.P. // Proceedings of the 2005 Intern. Conf. on Dependable Systems and Networks (DSN'05). 2005. P. 444 - 453. 24. Wille R. Equivalence Checking of Reversible Circuits / R. Wille, D. Grosse, D.M. Miller, R. Drechsler // 39th International Symposium on Multiple-Valued Logic. 2009. P. 324 - 3 30. 25. Patel K.N. Fault testing for reversible circuits / K.N. Patel, J.P. Hayes, I.L. Markov // Proc. of the 21st IEEE VLSI Test Symposium (VTS 03). 2003. Vol. 23, Iss. 8. P. 1220 - 1230. 26. ChakrabortyA. Synthesis of reversible circuits for testing with universal test set and C-testability of reversible iterative logic arrays / A. Chakraborty // Proc. of the 18th Intern. Conf. on VLSI Design (VLSID'05).2005. P. 249 - 254. 27. Miller D.M. A synthesis method for MVL reversible logic [multiple value logic] / D.M. Miller, G.W. Dueck, D. Maslov // Proc. of the 34th International Symposium on Multiple-Valued Logic (ISMVL'04). 2004. P. 74 - 80. 28. Chou Yao-Hsin QBIST: Quantum Built-In Self-Test for any Boolean Circuit / Yao-Hsin Chou, Sy-Yen Kuo, I-Ming Tsai // 26th IEEE VLSI Test Symposium. 2008. P. 261 - 266. 29. PerkowskiM. Test generation and fault localization for quantum circuits / M. Perkowski, J. Biamonte, M. Lukac // Proc. of the 35th Intern. Symposium on Multiple-Valued Logic (ISMVL'05). 2005. P. 62 - 68. 30. Paler A. Tomographic Testing and Validation of Probabilistic Circuits / A. Paler, A. Alaghi, I. Polian, J.P. Hayes // Sixteenth IEEE European Test Symposium (ETS). 2011. P. 63 - 68. 31. Golubitsky O. A Study of Optimal 4-bit Reversible Toffoli Circuits and Their Synthesis / O. Golubitsky, D. Maslov // IEEE Transactions on Computers. 2011. P. 1-14.
32. Feinstein D. Y. Advances in Quantum Computing Fault Tolerance and Testing / D.Y. Feinstein, V.S.S. Nair, M.A. Thornton // 10th IEEE High Assurance Systems Engineering Symposium. 2007.- P. 369 - 370.
33. Lukac, M. Quantum Finite State Machines as Sequential Quantum Circuits / M. Lukac, M. Perkowski / / 39th Intern. Symposium on Multiple-Valued Logic. 2009. P. 92 - 97.
Поступила в редколлегию 21.03.2012 Мурад Али Аббас, аспирант кафедры АПВТ ХНУРЭ. Научные интересы: техническая диагностика цифровых систем и сетей. Адрес: Украина, 61166, Харьков, пр. Ленина, 14, тел. 70-21-326. E-mail: [email protected].
Хаханов Владимир Иванович, д-р техн. наук, декан факультета КИУ, профессор кафедры АПВТ ХНУРЭ. Научные интересы: техническая диагностика цифровых систем, сетей и программных продуктов. Увлечения: баскетбол, футбол, горные лыжи. Адрес: Украина, 61166, Харьков, пр. Ленина, 14, тел. 70-21-326. E-mail: [email protected].
Литвинова Евгения Ивановна, д-р техн. наук, профессор кафедры АПВТ ХНУРЭ. Научные интересы: автоматизация диагностирования и встроенный ремонт компонентов цифровых систем в пакете кристаллов. Адрес: Украина, 61166, Харьков, пр. Ленина, 14, тел. 70-21-421. E-mail: [email protected].
Чумаченко Светлана Викторовна, д-р техн. наук, профессор кафедры АПВТ ХНУРЭ. Научные интересы: математическое моделирование, теория рядов, методы дискретной оптимизации. Увлечения: путешествия, любительское фото. Адрес: Украина, 61166, Харьков, пр. Ленина, 14, тел. 70-21-326. E-mail: [email protected].
Горобец Александр Александрович, аспирант кафедры АПВТ ХНУРЭ. Научные интересы: мозгоподобные вычисления, облачные вычисления и социальные сети. Адрес: Украина, 61166, Харьков, пр. Ленина, 14, e-mail: [email protected].
