КОДЫ С СУММИРОВАНИЕМ ПО ПРОИЗВОЛЬНОМУ МОДУЛЮ В СХЕМАХ ВСТРОЕННОГО КОНТРОЛЯ, РЕАЛИЗОВАННЫХ ПО МЕТОДУ ЛОГИЧЕСКОГО ДОПОЛНЕНИЯ Текст научной статьи по специальности «Компьютерные и информационные науки»

Научная статья

УДК 004.052.32+681.518.5

ао1:10.24151/1561-5405-2022-27-2-218-232

Коды с суммированием по произвольному модулю

в схемах встроенного контроля, реализованных по методу логического дополнения

Д. В. Ефанов1, М. В. Зуева2

1 Российский университет транспорта, г. Москва, Россия

2 ^ -у

ООО «ИБС Санкт-Петербург», г. Санкт-Петербург, Россия TrES-4b@yandex.ru

Аннотация. Для реализации функции контроля возникающих в устройствах неисправностей используются схемы встроенного контроля. Перспективным методом синтеза схемы встроенного контроля для устройств автоматики и вычислительной техники является логическое дополнение. Одно из основных направлений логического дополнения - контроль вычислений по кодовым методам, которые подразумевают применение при синтезе схемы встроенного контроля блочного равномерного кода. В работе описаны особенности обнаружения ошибок модульными кодами с суммированием в кодовых словах по кратностям и видам ошибок (монотонные, симметричные и асимметричные). Показано, что с увеличением значения длины информационного вектора и модуля увеличивается доля числа необнаруживаемых ошибок, возникающих одновременно в информационных и контрольных векторах, от числа необнаруживаемых ошибок, возникающих только в информационных векторах. Для кодов с суммированием со значениями модулей M > 4 эта величина превышает 3. Указанную особенность модульных кодов с суммированием предложено учитывать при синтезе схем встроенного контроля устройств автоматики и вычислительной техники по методу логического дополнения. Для этого выходы объекта диагностирования, формирующие значения информационного вектора, и выходы объекта диагностирования, формирующие значения контрольных разрядов информационного вектора, схемотехнически разделяют. Сформулировано решающее правило, позволяющее это делать для комбинационных устройств. Результаты экспериментов с контрольными комбинационными схемами свидетельствуют об эффективности применения модульных кодов с суммированием при организации схем встроенного контроля по методу логического дополнения.

Ключевые слова: самопроверяемое цифровое устройство, схема встроенного контроля, модульный код с суммированием, логическое дополнение, обнаружение ошибок на выходах цифровых устройств

Финансирование работы: работа выполнена при финансовой поддержке гранта Президента РФ (тема № МД-2533.2021.4).

Для цитирования: Ефанов Д. В., Зуева М. В. Коды с суммированием по произвольному модулю в схемах встроенного контроля, реализованных по методу логического дополнения // Изв. вузов. Электроника. 2022. Т. 27. № 2. С. 218-232. doi: https://doi.org/10.24151/1561-5405-2022-27-2-218-232

© Д. В. Ефанов, М. В. Зуева, 2022

Original article

Sum codes by arbitrary modulus in concurrent error-detection circuit implemented by the Boolean complement method

D. V. Efanov1, M. V. Zueva2

1Russian University of Transport, Moscow, Russia 2 "IBS Saint Petersburg" LLC, Saint Petersburg, Russia

TrES-4b@yandex.ru

Abstracts. Checker circuits are used for implementation of the device fault verification function. Boolean complement method is prospective for checker circuit synthesis for automation and computing devices. One of this method's basic directions is computing control by code methods that imply fixed-length block code use at checker circuit synthesis. In this work, the error detection features by modular sum codes in codewords by multiplicities and error types (unidirectional, symmetrical and asymmetrical) are described. It is shown that an increase in the data vector length and the module increases the proportion of undetectable errors arising simultaneously in both data and check vectors, out of undetectable errors arising only in data vectors. For sum codes with modules M > 4, this value exceeds 3. It has been suggested to consider the specified feature of modular sum codes in concurrent error-detection circuit synthesis in automation and computing devices using the Boolean complement method. For this purpose, it is necessary to separate in circuit the diagnostic object outputs, which form the data vector, and the diagnostic object outputs, including the check bits of the data vector. A decision rule has been formulated that allows this to be done for combinational devices. The experiment results with the concurrent error-detection circuit show the effectiveness of modular sum codes for concurrent error-detection circuit organizing using the Boolean complement method.

Keywords, self-checking digital device, concurrent error detection circuit, modular sum code, Boolean complement, error detection at digital device outputs

Funding, the work has been supported by the Russian Federation President s grant (subject No. МД-2533.2021.4).

For citation. Efanov D. V., Zueva M. V. Sum codes by arbitrary modulus in concurrent error-detection circuit implemented by the Boolean complement method. Proc. Univ. Electronics, 2022, vol. 27, no. 2, pp. 218-232. doi. https,//doi.org/ 10.24151/15615405-2022-27-2-218-232

Введение. Для построения надежных и безопасных систем управления широко используются структурное, информационное и временное резервирование, диверситет аппаратных и программных средств, реализация блоков и узлов с контролепригодными и самотестируемыми структурами, дополнительные средства тестового и рабочего диагностирования, элементы с несимметричной характеристикой отказов для реализации ответственных команд, схемы коррекции ошибок и др. [1-3]. Для реализации функции контроля возникающих в устройствах неисправностей применяются схемы встроенного контроля (СВК) [4]. Использование СВК позволяет автоматически фиксировать устой-

чивые отказы и сбои по косвенным признакам наличия искажений на рабочих выходах объекта диагностирования. При этом не требуется его отключение от выполнения своих функций.

Один из перспективных методов синтеза СВК для устройств автоматики и вычислительной техники - логическое дополнение. Данный метод разработан профессорами Сапожниковыми в 1990-х гг. В работе [5] описано применение логического дополнения для синтеза СВК с использованием контроля вычислений объектом диагностирования по паритету с последующим преобразованием функции паритета в самодвойственную функцию. Метод получил название «самодвойственный паритет». Такой способ организации СВК является развитием способа контроля вычислений по паритету [6]. Авторам работы [5] удалось повысить обнаруживающую способность СВК по сравнению с контролем вычислений только по паритету, а также уменьшить структурную избыточность. В дальнейшем метод логического дополнения исследовали в двух основных направлениях: контроль вычислений по самодвойственным функциям [7-9] и контроль вычислений по кодовым методам [10-13]. Кодовые методы подразумевают применение при синтезе СВК одного из блочных равномерных кодов. Часто применяются для этих целей разнообразные коды с суммированием [14-16].

От свойств избыточного кода зависят характеристики СВК: структурная избыточность, обнаруживающая способность, контролепригодность, энергопотребление и др. Важнейшей характеристикой является обнаруживающая способность СВК. Часто СВК синтезируются полностью самопроверяемыми относительно выбранной модели неисправности, например модели одиночных константных неисправностей, временной задержки, транзистора и пр. [17, 18]. Это требует обнаружения любых сочетаний искажений на выходах объекта диагностирования.

В работах [19, 20] исследованы характеристики обнаружения ошибок кодами с суммированием на случай их возникновения только в информационном векторе при безошибочности контрольных разрядов. Это актуально при синтезе СВК по традиционной структуре [1, 4, 15]. В такой структуре не преобразуются функции, реализуемые на выходах объекта диагностирования, а напрямую подключаются в СВК к входам тестера [21]. Вектор данных от объекта диагностирования отождествляется с информационным вектором выбранного кода и в СВК дополняется контрольным, вычисляемым, блоком контрольной логики. Одиночная неисправность в объекте диагностирования влияет только на разряды информационного вектора. При использовании метода логического дополнения функции, реализуемые на выходах объекта диагностирования, в СВК преобразуются в блоке коррекции сигналов [22]. Это приводит к возможности искажения как информационных, так и контрольных разрядов. Возникает задача исследования характеристик обнаружения кодами с суммированием не только в информационном векторе, но и одновременно в контрольном и информационном. Следует отметить, что любая ошибка в контрольном векторе обнаруживается всегда, так как нарушается соответствие между информационным и контрольным векторами разделимого кода. Необнаруживаемой ошибкой может быть ошибка, возникающая только в информационном векторе или одновременно в информационном и контрольном векторах.

В настоящей работе исследуются характеристики обнаружения ошибок в кодовых словах кодами с суммированием единичных информационных разрядов в кольце вычетов по заданному модулю - модульными кодами с суммированием.

Модульные коды с суммированием. Введем следующие обозначения: m - число разрядов в информационном векторе; k - число разрядов в контрольном векторе; M - модуль. Построим модульные коды с суммированием.

Приведем последовательность действий для получения значений разрядов контрольных векторов модульных кодов с суммированием:

1. Установление значения модуля M е{2,3,..., m +1} .

2. Подсчет числа единичных информационных разрядов (веса r информационного вектора).

3. Определение наименьшего неотрицательного вычета веса r по модулю M - число r(modM).

4. Представление полученного числа в двоичном виде и запись его в разряды контрольного вектора.

В результате получаем коды с суммированием единичных информационных разрядов в кольце вычетов по модулю M (модульные коды с суммированием, или остаточные коды [1, 23]). Коды с суммированием по модулю M = 4, 8, 12 также называют кодами Боуза - Лина [24].

Обозначим модульные коды с суммированием как SM(m,k)-коды. Число контрольных разрядов в данных кодах определяется величиной k = |~log2 M. В ряде работ

[15, 19, 20] изучены характеристики обнаружения ошибок в информационных векторах SM(m,k)-кодов с выделением ошибок по кратностям d и видам: монотонные - искажаются только нулевые или только единичные разряды; симметричные - искажается одинаковое число нулевых и единичных разрядов; асимметричные - искажаются и нулевые и единичные разряды, но неравное их количество.

В табл. 1 представлены все кодовые слова для модульных кодов с двумя контрольными разрядами при длине информационного вектора m = 4. Всего существуют два модульных кода при таких параметрах - S3(4,2) и S4(4,2). Информационные разряды в табл. 1 обозначены как x1, x2, x3 и x4, контрольные разряды - y1 и y2.

Таблица 1

Кодовые слова $3(4,2)- и $4(4,2)-кодов

Table 1

Codewords of S3(4,2)- and S4(4,2)-codes

№ Xj X2 X3 X4 r r(mod3) r(mod4) yy

S3(4,2) S4(4,2)

0 0 0 0 0 0 0 0 00 00

1 0 0 0 1 1 1 1 01 01

2 0 0 1 0 1 1 1 01 01

3 0 0 1 1 2 2 2 10 10

4 0 1 0 0 1 1 1 01 01

5 0 1 0 1 2 2 2 10 10

6 0 1 1 0 2 2 2 10 10

7 0 1 1 1 3 0 3 00 11

8 1 0 0 0 1 1 1 01 01

9 1 0 0 1 2 2 2 10 10

10 1 0 1 0 2 2 2 10 10

11 1 0 1 1 3 0 3 00 11

12 1 1 0 0 2 2 2 10 10

13 1 1 0 1 3 0 3 00 11

14 1 1 1 0 3 0 3 00 11

15 1 1 1 1 4 1 0 01 00

Характеристики обнаружения ошибок модульными кодами с суммированием.

Одна из важнейших характеристик кодов с суммированием - показатель обнаружения ошибок. Рассмотрим в качестве такого показателя количество необнаруживаемых ошибок, которые можно классифицировать по кратности и видам. Ошибка не будет обнаружена в том случае, если она исказит кодовое слово таким образом, что будет принадлежать SM(m,k)-коду. На рис. 1 приведены примеры искажений, возникающих в разрядах кодовых слов S3(4,2)-кода. На рис. 1, а ошибка связана с искажениями только в информационном векторе при безошибочности контрольных разрядов, на рис. 1, б искажаются разряды как информационного, так и контрольного векторов.

Рис. 1. Примеры необнаруживаемых ошибок в информационном векторе (а) и во всем кодовом слове (б) Fig. 1. Examples of undetectable errors in the data vector (a) and in the entire codeword (b)

Общее число возможных искажений в кодовых словах равно:

Кт+к = 2т+к (2т+к -1).

Однако необнаруживаемыми среди них будут только те искажения, которые связаны с переходами кодовых слов, принадлежащих данному коду, друг в друга. Их число равно:

nud = 2

m+k

(2m -1).

Данная величина определяет и общее число искажений в информационных векторах, среди которых необнаруживаемыми будет только часть - число [25].

В табл. 2 приведены рассчитанные данные общего числа необнаруживаемых ошибок в кодовых словах SM(m,k)-кодов с модулями M = 2...12, а также общего числа необнаруживаемых ошибок, возникающих только в информационных векторах.

Для наглядности представления рассчитанных данных введем два показателя. Первый показатель - доля числа необнаруживаемых ошибок в информационных векторах от общего числа необнаруживаемых ошибок в кодовых словах SM(m,k)-кодов:

Л =

NU

N

UD m+k

■■ 100%.

Число нсобнаруживаемых ошибок в кодовых словах nm+k и в информационных векторах n SM(m,k)-KOROB

The number of undetectable errors in codewords

numu+k and data vectors num° of SM(m,Ä)-codes

Таблица 2 Table 2

m nudt iY m+k nud m

M= 2 A/ = 3 ■4" li Si A/= 5 A/= 6 M=1 A/= 8 M= 9 M= 10 M= 11 M= 12

4 240 112 70 56 54 54 54 54 54 54 54 54

5 992 480 310 240 222 220 220 220 220 220 220 220

6 4032 1984 1302 992 884 862 860 860 860 860 860 860

7 16256 8064 5334 4032 3486 3332 3306 3304 3304 3304 3304 3304

8 65280 32512 21590 16256 13734 12854 12646 12616 12614 12614 12614 12614

9 261632 130560 86870 65280 54228 49740 48414 48144 48110 48108 48108 48108

10 1047552 523264 348502 261632 214742 193422 186012 184112 183772 183734 183732 183732

11 4192256 2095104 1396054 1047552 852654 756052 718014 706464 703846 703428 703386 703384

12 16773120 8384512 5588310 4192256 3392820 2969254 2785068 2721312 2704108 2700612 2700108 2700062

13 67100672 33546240 22361430 16773120 13522158 11708060 10852868 10523968 10422308 10397608 10393058 10392460

14 268419072 134201344 89462102 67100672 53954966 46317182 42468298 40853696 40296776 40141166 40106768 40100972

15 1073709056 536838144 357881174 268419072 215459796 183707172 166790662 159156352 156272302 155369764 155139562 155092872

16 4294901760 2147418112 1431590230 1073709056 860876262 730111254 657113446 622051456 607746566 602827238 601417606 601086774

Второй показатель характеризует долю числа необнаруживаемых ошибок, возникающих в информационных и контрольных векторах, от числа необнаруживаемых ошибок, возникающих только в информационных векторах:

nud

_ m+k, all NUD

m

На рис. 2 приведены графики зависимостей показателей п и х от длины информационного вектора m для SM(m,k)-кодов с модулямиM = 2.. .12.

Рис. 2. Зависимости показателей п (а) и х (б) от длины информационного вектора m: ••••• M = 2; - о - M = 3; -□- M = 4; -■- M = 5; ••◊•• M = 6;

- • - M = 7; -Д- M = 8; -x- M = 9; - ◊ - M = 10; -Д- M = 11; -ж- M = 12 Fig. 2. Dependences of the exponents п (а) and х (b) on the length of the information vector m: ••••• M = 2; - о - M = 3; -□- M = 4; -■- M = 5; ••◊•• M = 6;

- • - M = 7; -Д- M = 8; -x- M = 9; - ◊ - M = 10; -Д- M = 11; --ж--M = 12

Из рис. 2, а следует, что доля необнаруживаемых ошибок в информационных векторах от общего числа необнаруживаемых ошибок в кодовых словах SM(m,k)-кодов с увеличением значения модуля уменьшается, а для каждого значения модуля существует предельное ее значение. Это говорит о том, что число необнаруживаемых ошибок, возникающих как в информационных, так в контрольных векторах кодовых слов SM(m,k)-кодов, велико и гораздо больше числа необнаруживаемых ошибок, возникающих только в информационных векторах. Графики на рис. 2, б показывают, во сколько

раз число , л превышает число для различных SM(m,k)-кодов. Полученные

результаты можно использовать на практике при синтезе СВК.

Синтез СВК с учетом свойств модульных кодов с суммированием. Для синтеза СВК с применением SM(m,k)-кодов по методу логического дополнения следует схемотехнически разделить выходы объекта диагностирования таким образом, чтобы ошибки одновременно могли возникать только в информационном либо только в контрольном векторах [26, 27]. В этом случае существенно сокращается число потенциально необна-руживаемых ошибок на выходах объекта диагностирования. Это можно сделать путем анализа структуры объекта диагностирования.

На множестве выходов объекта диагностирования определяются группы независимых друг от друга выходов.

Определение 1. Группа выходов (/, /,..., / ), {/1, /2,..., е{1, 2,..., п}, где п = m + k - число выходов объекта, структурно независима от группы выходов (Д, /24 ), {л,Л,.,л}е{1,2,..., п} \ {/1, г2,..., /„}, если в структуре цифрового устройства не существует такого элемента, пути от которого ведут одновременно хотя бы к одному из выходов (/,Д,...,/ ) и хотя бы к одному из выходов группы

(-/л' ^^г'... £]р ) .

Если имеется группа выходов (/,Д,...,/ ), которая структурно независима от

группы выходов (Д,/,...,/ ), то в качестве преобразуемых выходов могут быть выбраны выходы как первой, так и второй группы. Среди таких групп осуществляется поиск тех выходов, которые следует преобразовывать с учетом влияния на сложность технической реализации блока G(x) и необходимости обеспечения контролепригодности тестера выбранного кода и элементов преобразования - двухвходовых элементов сложения по модулю два (XOR [22].

Определение 2. Группа выходов (/,/,...,/ ), {/1, /2,..., е {1, 2,..., п},

функционально независима от группы выходов (Д,/,...,/ ),

{£, 72,..., ]р }е{1, 2,..., п} \ {/х, /2,..., ^ }, если для любого элемента Gq с выходом yq выполняется условие

(/ м м Уд/, / / Л

Удуч дуч дУч у

Л ]2

—— V—— V ... V —

дУд дУч дУд у

= 0.

Выражение в первых скобках определяет условия искажения хотя бы одного выхода из группы (/, /,..., / ), {/1, /2,..., } е {1, 2,..., п}, выражение во вторых скобках -

условия искажения хотя бы одного выхода из группы (Д,/,...,/ ),

{J1, ^..., Jp}е {^2, п}\{^ ^..., к}.

Для исключения возникновения необнаруживаемых ошибок в информационных векторах требуется учитывать свойства SM(m,k)-кодов [15]:

- не обнаруживаются любые симметричные ошибки в информационных векторах;

- обнаруживаются любые монотонные ошибки, за исключением монотонных ошибок кратностью й = JM, J = 1, 2,...,

т

М

- обнаруживаются любые асимметричные ошибки, за исключением асимметричных ошибок кратностью d = М + 2у, у = 1, 2,..., т ^

Таким образом, возможна организация СВК по SM(m,k)-кодам двумя способами. При этом требуется анализ структуры объекта диагностирования. Первый способ состоит в модернизации структуры объекта диагностирования в контролепригодную структуру, на выходах которой исключены симметричные ошибки, монотонные ошибки кратностями d > М и асимметричные ошибки кратностями d > М + 2. Второй способ состоит в организации подсхем контроля для групп выходов объекта диагностирования с перечисленными свойствами без преобразования его структуры [28].

Также отметим, что среди всех модульных кодов с суммированием проще использовать те коды, для которых модуль выбирается из множества

М е |2\ 22,..., , 2Г1о&2+1)1 }. В этом случае для SM(m,k)-кода формируется пол-

ное множество контрольных векторов, что облегчает процедуру самопроверяемости тестеров данных кодов [15].

Экспериментальные результаты. В ходе исследований возможностей применения SM(m,k)-кодов при синтезе СВК проведены эксперименты с контрольными комбинационными схемами из набора Ь08уп1Ь'89 [29, 30]. Эксперименты состояли в оценке числа необнаруживаемых на выходах ошибок в СВК, организованных по SM(m,k)-кодам с использованием структуры логического дополнения. При этом рассматривали только модульные коды, при построении которых использовали модули из

множества М е {21, 22,..., 2Г1°&(,И+1)Т2, 2Г1°&(,И+1)Т 1}.

Схемы в Ь08уп1Ь'89 представлены и в формате *.пе1ЬН£, описывающем их структуры в базисе И-НЕ (с использованием 2-, 3- и 4-входовых элементов И-НЕ). Последовательно в схему вносили одиночные константные неисправности и подавали все входные комбинации. Затем фиксировали, сколько ошибок, транслируемых на выходы схемы, не обнаружилось. Данные расчетов приведены в табл. 3 и проиллюстрированы на рис. 3 в виде столбчатых диаграмм, на которых показаны значения коэффициентов, характеризующих долю необнаруживаемых монотонных и, симметричных а, асимметричных а ошибок и общего числа £ необнаруживаемых ошибок на выходах схем от общего числа возникающих ошибок.

Как и ожидалось, эффективны модульные коды с наибольшим значением числа контрольных разрядов (к разрядов не преобразуются, а ошибки на них обнаруживаются в СВК). Для рассматриваемых схем S2(m,1)-кодами не обнаруживалось менее 15 % ошибок на выходах, S4(m,2)-кодами - менее 7 % ошибок на выходах, S8(m,3)-кодами -менее 3 % ошибок на выходах. Для некоторых схем использование кода с меньшим числом контрольных разрядов никак не повлияло на характеристики обнаружения ошибок. Например, такой является схема ст42а. Для нее из S2(m,1)- и S4(m,2)-кодов можно выбрать первый, так как он дает схему с меньшим числом разрядов блока контрольной логики и меньшим числом элементов преобразования. Для схемы Г51т значения показателя £ при использовании S4(m,2)- и S8(m,3)-кодов различаются сотыми долями. Это также может характеризовать выбор кода с меньшим числом контрольных разрядов.

CT

Сй

то

I §

Со

0

Сй

то

1

о

Я

s:

Р"!

а

J

0

Г5

то то

1

■i'

то

3

5э

то

rs

о а

to

о

to to

to

То

ю ю

Результаты экспериментов по обнаружению ошибок на выходах контрольных схем

с использованием SM(m,k)-кодов

Experimental results on error-detection at the outputs of benchmarks using SM(m,k)-codes

Таблица 3

Table 3

Схема Число выходов схемы Число ошибок по кратностям d Число ошибок по видам Всего ошибок по видам Показатели обнаружения ошибок, %

1 2 3 4 5 монотонные симметричные асимметричные ■и о а

S2(ni,l)

z4ml 4 0 128 0 - - 0 128 0 128 0 100 0 3,071

4008 128 32 4008 128 32 4168

cml62a 5 0 37886 0 6877 0 40667 2816 1280 44763 13,046 100 45,714 14,106

248348 37886 23996 6877 224 311715 2816 2800 317331

cml63a 5 0 132096 0 21824 0 141600 10272 2048 153920 11,763 100 28,132 12.603

987648 132096 79680 21824 64 1203760 10272 7280 1221312

x2 7 0 2428 0 96 0 2156 320 48 2524 11,217 100 28,571 12,807

16624 2428 544 96 16 19220 320 168 19708

f51m 8 0 781 0 2 - 691 91 1 783 5,369 100 2,174 6,019

12169 781 56 2 12871 91 46 13008

сш42а 10 0 8 - - - 0 8 0 8 0 100 - 2,878

270 8 270 8 0 278

S4(m,2)

z4ml 4 0 64 0 - - 0 64 0 64 0 76,19 0 1,536

4008 128 32 4052 84 32 4168

cml62a 5 0 2592 16517 0 224 17413 1920 0 19333 5,709 18,67 0 6,092

248348 37886 23996 6877 224 304983 10284 2064 317331

cml63a 5 0 10240 57152 0 64 57344 10112 0 67456 4,853 28,366 0 5,523

987648 132096 79680 21824 64 1181504 35648 4160 1221312

x2 7 0 80 80 24 0 106 0 78 184 0,554 0 37,5 0,934

16624 2428 544 96 16 19122 378 208 19708

ßlm 8 0 71 0 1 - I 71 0 72 0,008 51,825 0 0,554

12169 781 56 2 12825 137 46 13008

cm42a 10 0 8 - - - 0 8 0 8 0 100 - 2,878

270 8 270 8 0 278

Ä'8(HI,3)

x2 7 0 58 58 0 0 60 0 56 116 0,323 0 9,272 0,589

16624 2428 544 96 16 18576 528 604 19708

f51m 8 0 65 0 0 - 0 65 0 65 0 33,505 0 0,5

12169 781 56 2 12770 194 44 13008

cm42a 10 0 6 - - - 0 6 0 6 0 85,714 - 2,158

270 8 271 7 0 278

$

Qu

о*

3

с

05

Q a: я

s о

bS

0

я со

05 g

О* Я

1

О

i 5

05

а §

ä 05 О

О

я я о

о

?!

0 я

1 I

Рис. 3. Оценка доли необнаруживаемых ошибок на выходах схем от общего числа возникающих ошибок: а - монотонные ошибки и; б - симметричные ошибки с; в - асимметричные ошибки а; г - общее число

ошибок Z

Fig. 3. Estimation of the proportion of undetectable errors at the outputs of the circuits out of the total number of errors that occur: a - monotonie errors u; b - symmetric errors с; c - asymmetric errors а; d - the total number

of errors Z

Заключение. Учет характеристик обнаружения ошибок SM(m,k)-кодами в кодовых словах по кратностям ошибок и их видам позволяет на практике синтезировать полностью самопроверяемые СВК с применением как традиционного метода вычисления контрольных разрядов, так и метода логического дополнения. В классе необнаружи-ваемых SM(m,k)-кодами ошибок большее подмножество составляют ошибки, возникающие в информационных и контрольных разрядах. Таким образом, эффективно их исключить схемотехнически, выделив группы независимых друг от друга выходов объекта диагностирования. Так как ошибки в контрольных векторах обнаруживаются всегда, никаких приемов для их исключения не требуется. В информационном векторе добиваются исключения всех симметричных ошибок, монотонных ошибок кратностями d > M и асимметричных ошибок кратностями d > M + 2. Это делают либо путем преобразования структуры объекта диагностирования, либо путем выбора контролепригод-ных групп выходов.

Необходимо отметить, что при синтезе СВК по методу логического дополнения выходы объекта диагностирования, которые формируют информационные разряды, преобразовывать необязательно. Это позволит использовать только k элементов преобразования в СВК и тем самым минимизировать показатели сложности ее технической реализации, а также упростить процесс обеспечения ее полной самопроверяемости.

Литература

1. Согомонян Е. С., Слабаков Е. В. Самопроверяемые устройства и отказоустойчивые системы. М.: Радио и связь, 1989. 208 с.

2. Рабочее диагностирование безопасных информационно-управляющих систем / А. В. Дрозд,

B. С. Харченко, С. Г. Антощук и др.; под ред. А. В. Дрозда, В. С. Харченко. Харьков: Национальный аэрокосмический университет им. Н. Е. Жуковского «ХАИ», 2012. 614 с.

3. Сапожников В. В. Синтез систем управления движением поездов на железнодорожных станциях с исключением опасных отказов. М.: Наука, 2021. 229 с.

4. Mitra S., McCluskey E. J. Which concurrent error detection scheme to ^oose? // Proceedings of International Test Conference 2000 (IEEE Cat. No. 00CH37159). Atlantic City, NJ: IEEE, 2000. P. 985-994. doi: https://doi.org/10.1109/TEST.2000.894311

5. Saposhnikov Vl. V., Dmitriev A., Goessel M., Saposhnikov V. V. Self-dual parity checking - A new method for on-line testing // Proceedings of 14th VLSI Test Symposium. Princeton, NJ: IEEE, 1996. P. 162168. doi: https://doi.org/10.1109/VTEST.1996.510852

6. Аксёнова Г. П. Метод синтеза схем встроенного контроля для автоматов с памятью // Автомат. и телемех. 1973. № 2. С. 109-116.

7. Гессель М., Мошанин В. И., Сапожников В. В., Сапожников Вл. В. Обнаружение неисправностей в самопроверяемых комбинационных схемах с использованием свойств самодвойственных функций // Автомат. и телемех. 1997. № 12. С. 193-200.

8. Гессель М., Морозов А. А., Сапожников В. В., Сапожников Вл. В. Построение самопроверяемых комбинационных схем на основе свойств самодвойственных функций // Автомат. и телемех. 2000. № 2.

C. 151-163.

9. Гессель М., Дмитриев А. В., Сапожников В. В., Сапожников Вл. В. Обнаружение неисправностей в комбинационных схемах с помощью самодвойственного контроля // Автомат. и телемех. 2000. № 7. С. 140-148.

10. GöesselM., Ocheretny V., Sogomonyan E., MarienfeldD. New methods of concurrent checking. 1st ed. Dordrecht: Springer Netherlands, 2008. 184 p. doi: https://doi.org/10.1007/978-1-4020-8420-1

11. Гессель М., Морозов А. В., Сапожников В. В., Сапожников Вл. В. Логическое дополнение -новый метод контроля комбинационных схем // Автомат. и телемех. 2003. № 1. С. 167-176.

12. Гессель М., Морозов А. В., Сапожников В. В., Сапожников Вл. В. Контроль комбинационных схем методом логического дополнения // Автомат. и телемех. 2005. № 8. С. 161-172.

13. Constraint don't cares for optimizing designs for concurrent checking by 1-out-of-3 codes / D. K. Das, S. S. Roy, M. Gössel et al. // Proceedings of the 10th International Workshops on Boolean Problems. Freiberg: IWSBP, 2012. P. 33-40.

14. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды Хэмминга в системах функционального контроля логических устройств. СПб.: Наука, 2018. 151 с.

15. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды с суммированием для систем технического диагностирования. Т. 1: Классические коды Бергера и их модификации. М.: Наука, 2020. 383 с.

16. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды с суммированием для систем технического диагностирования. Т. 2: Взвешенные коды с суммированием. М.: Наука, 2021. 455 с.

17. Матросова А. Ю., Чернышов С. В., Ким О. Х., Николаева Е. А. Построение последовательности, обнаруживающей робастно тестируемые неисправности задержек путей в схемах с памятью // Автомат. и телемех. 2021. № 11. С. 148-168. doi: https://doi.org/10.31857/S0005231021110106

18. Багхдади А. А. А., Хаханов В. И., Литвинова Е. И. Методы анализа и диагностирования цифровых устройств (аналитический обзор) // АСУ и приборы автоматики. 2014. Вып. 166. С. 59-74.

19. Sapozhnikov V., Sapozhnikov VL, Efanov D. Modular sum codes in building testable discrete systems // 2015 IEEE East-West Design & Test Symposium (EWDTS). Batumi: IEEE, 2015. P. 181-187. doi: https://doi.org/10.1109/EWDTS.2015.7493133

20. Ефанов Д. В., Сапожников В. В., Сапожников Вл. В. Применение модульных кодов с суммированием для построения систем функционального контроля комбинационных логических схем // Автомат. и телемех. 2015. № 10. С. 152-169.

21. Сапожников В. В., Сапожников Вл. В. Самопроверяемые дискретные устройства. СПб.: Энер-гоатомиздат, 1992. 224 с.

22. Ефанов Д. В., Сапожников В. В., Сапожников Вл. В. Отказоустойчивые структуры цифровых устройств на основе логического дополнения // Автомат. и телемех. 2021. № 8. С. 140-158. doi: https://doi.org/10.31857/S0005231021080079

23. Слабаков Е. В. Построение полностью самопроверяемых комбинационных устройств с использованием остаточных кодов // Автомат. и телемех. 1979. № 10. С. 133-141.

24. Piestrak S. J. Design of self-testing checkers for unidirectional error detecting codes. Wroclaw: Oficyna Wydawnicza Politechniki Wroclavskiej, 1995. 111 p.

25. Ефанов Д. В., Осадчий Г. В., Зуева М. В. Особенности обнаружения ошибок кодами с суммированием единичных информационных разрядов в кольце вычетов по заданному модулю в схемах встроенного контроля, синтезированных на основе метода логического дополнения // Автоматика на транспорте. 2021. Т. 7. № 2. С. 284-314. doi: https://doi.org/10.20295/2412-9186-2021-7-2-284-314

26. Efanov D. V., Sapozhnikov V. V., Sapozhnikov VL V. The self-checking concurrent error-detection systems synthesis based on the Boolean complement to the Bose-Lin codes with the modulo value M = 4 // Электрон. модел. 2021. Т. 43. № 1. С. 28-45. doi: https://doi.org/10.15407/emodel.43.01.028

27. Ефанов Д. В., Зуева М. В. Логическое дополнение до модульных кодов с суммированием для синтеза схем встроенного контроля комбинационных устройств автоматики и вычислительной техники // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2021. № 1. С. 52-60. doi: https://doi.org/10.31114/2078-7707-2021-1-52-60

28. Efanov D. V., Sapozhnikov V. V., Sapozhnikov VL V. Organization of a fully self-checking structure of a combinational device based on searching for groups of symmetrically independent outputs // Aut. Control Comp. Sci. 2020. Vol. 54. Iss. 4. P. 279-290. doi: https://doi.org/10.3103/S0146411620040045

29. Collection of digital design benchmarks // Digital Design & Dependability Research Group: [web]. URL: https://ddd.fit.cvut.cz/www/prj/Benchmarks/ (дата обращения: 07.02.2022).

30. Sequential circuit design using synthesis and optimization / E. M. Sentovich, K. J. Singh, C. Moon et al. // Proceedings of 1992 IEEE International Conference on Computer Design: VLSI in Computers & Processors. Cambridge, MA: IEEE, 1992. P. 328-333. doi: https://doi.org/10.1109/ICCD.1992.276282

Статья поступила в редакцию 06.12.2021 г.; одобрена после рецензирования 06.12.2021 г.;

принята к публикации 22.02.2022 г.

Информация об авторах

Ефанов Дмитрий Викторович - доктор технических наук, доцент, профессор кафедры автоматики, телемеханики и связи на железнодорожном транспорте Российского университета транспорта (Россия, 127994, г. Москва, ул. Образцова, 9, стр. 9), TrES-4b@yandex.ru

Зуева Марина Владимировна - программист-аналитик ООО «ИБС Санкт-Петербург» (Россия, 190000, г. Санкт-Петербург, ул. Английская набережная, 70), marina-seo -media@yandex.ru

References

1. Sogomonyan E. S., Slabakov E. V. Self-checking devices and fault-tolerant systems. Moscow, Radio i Svyaz' Publ., 1989. 208 p. (In Russian).

2. Drozd A. V. (auth., ed.), Kharchenko V. S. (auth., ed.), Antoshchuk S. G., Drozd Yu. V., Drozd M. A., Sulima Yu. Yu. Objects and methods of online testing for safe instrumentation and control systems. Khar'kov, National Aerospace University "Kharkiv Aviation Institute", 2012. 614 p. (In Russian).

3. Sapozhnikov V. V. Synthesis of train control systems at railway stations with exclusion of dangerous failures. Moscow, Nauka Publ., 2021. 229 p. (In Russian).

4. Mitra S., McCluskey E. J. Which concurrent error detection scheme to ^oose? Proceedings of International Test Conference, 2000 (IEEE Cat. No. 00CH37159). Atlantic City, NJ, IEEE, 2000, pp. 985-994. doi: https://doi.org/10.1109/TEST.2000.894311

5. Saposhnikov Vl. V., Dmitriev A., Goessel M., Saposhnikov V. V. Self-dual parity checking - A new method for on-line testing. Proceedings of 14th VLSI Test Symposium. Princeton, NJ, IEEE, 1996, pp. 162-168. doi: https://doi.org/10.1109/VTEST.1996.510852

6. Aksjonova G. P. Method of synthesizing built-in monitoring arrangements for automata with memory. Autom. Remote Control, 1973, vol. 34, no. 2, pp. 267-273.

7. Goessel M., Moshanin A. V., Sapozhnikov V. V., Sapozhnikov Vl. V. Fault detection in self-test combination circuits using the properties of self-dual functions. Avtomat. i telemekh. = Autom. Remote Control, 1997, no. 12, pp. 193-200. (In Russian).

S. Goessel M., Morozov A. A., Sapozhnikov V. V., Sapozhnikov Vl. V. Design of self-testable combinational circuits using the properties of self-dual functions. Autom. Remote Control, 2000, vol. 61, no. 2, pp. 31S-329.

9. Goessel M., Dmitriev A. V., Sapozhnikov V. V., Sapozhnikov Vl. V. Malfunctioning detection in combinational circuits via self-dual duplication. Autom. Remote Control, 2000, vol. 61, no. 7, pp. 1192-1200.

10. Göessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New methods of concurrent checking. 1st ed. Dordrecht, Springer Netherlands, 200S. 1S4 p. doi: https:IIdoi.orgI10.1007I97S-1-4020-S420-1

11. Gessel M., Morozov A. V., Sapozhnikov V. V., Sapozhnikov Vl. V. Logic complement, a new method of checking the combinational circuits. Autom. Remote Control, 2003, vol. 64, iss. 1, pp. 153-161. doi: https:IIdoi.orgI10.1023IA: 1021SS4727370

12. Goessel M., Morozov A. V., Sapozhnikov V. V., Sapozhnikov Vl. V. Checking combinational circuits by the method of logic complement. Autom. Remote Control, 2005, vol. 66, iss. S, pp. 1336-1346. doi: https:IIdoi.orgI10.1007Is10513-005-0174-2

13. Das D. K., Roy S., Dmitiriev A., Morozov A., Gössel M. Constraint don't cares for optimizing designs for concurrent checking by 1-out-of-3 codes. Proceedings of the 10th International Workshops on Boolean Problems. Freiberg, IWSBP, 2012, pp. 33-40.

14. Sapozhnikov V. V., Sapozhnikov Vl. V., Efanov D. V. Hamming œdes in concurrent error detection systems of logic devices. St. Petersburg, Nauka Publ., 201S. 151 p. (In Russian).

15. Sapozhnikov V. V., Sapozhnikov Vl. V., Efanov D. V. Sum codes for technical diagnostics systems, vol. 1: Classical Berger codes and their modifications. Moscow, Nauka Publ., 2020. 3S3 p. (In Russian).

16. Sapozhnikov V. V., Sapozhnikov Vl. V., Efanov D. V. Sum codes for technical diagnostics systems, vol. 2: Weight-based sum codes. Moscow, Nauka Publ., 2021. 455 p. (In Russian).

17. Matrosova A. Yu., Chernyshov S. V., Kim O. Kh., Nikolaeva E. A. Deriving sequences detecting RbusTestable path delay faults (PDFs) for sequential circuits. Avtomat. i telemekh. = Autom. Remote Control, 2021, no. 11, pp. 14S-16S. (In Russian). doi: https:IIdoi.org/10.31857IS0005231021110106

1S. Baghdadi A. A. A., Hahanov V. I., Litvinova E. I. Methods of analysis and diagnostics of digital devices (analytical review). ASU i pribory avtomatiki = Management Information Systems and Devices, 2014, iss. 166, pp. 59-74. (In Russian).

19. Sapozhnikov V., Sapozhnikov Vl., Efanov D. Modular sum codes in building testable discrete systems. 2015 IEEE East-West Design & Test Symposium (EWDTS). Batumi, IEEE, 2015, pp. 1S1-1S7, doi: https:IIdoi.orgI10.1109IEWDTS.2015.7493133

20. Efanov D. V., Sapozhnikov V. V., Sapozhnikov Vl. V. Applications of modular summation codes to concurrent error detection systems for combinational Boolean circuits. Autom. Remote Control, 2015, vol. 76, iss. 10, pp. 1S34-1S4S. doi: https:IIdoi.org/10.1134IS0005117915100112

21. Sapozhnikov V. V., Sapozhnikov Vl. V. Self-checking discrete devices. St. Petersburg, Energoatomizdat Publ., 1992. 224 p. (In Russian).

22. Efanov D. V., Sapozhnikov V. V., Sapozhnikov Vl. V. Boolean-complement based fault-tolerant electronic device architectures. Autom. Remote Control, 2021, vol. S2, iss. S, pp. 1403-1417. doi: https:IIdoi.orgI 10.1134IS00051179210S0075

23. Slabakov E. V. Design of completely self-checking combinational devices with the use of residual codes. Autom. Remote Control, 19S0, vol. 40, iss. 10, pp. 1512-1519.

24. Piestrak S. J. Design of self-testing checkers for unidirectional error detecting codes. Wroclaw, Oficyna Wydawnicza Politechniki Wroclavskiej, 1995. 111 p.

25. Efanov D. V., Osadchiy G. V., Zueva M. V. The characteristics of error detection by codes with the summation of single information bits in the ring of residues, according to a given modulus are analyzed, which are manifested in the synthesis of built-in control circuits using the Boolean complement method. Avtomatika na transporte = Automation on Transport, 2021, vol. 7, no. 2, pp. 2S4-314. (In Russian). doi: hUps^IdoLorgI 10.20295I2412-91S6-2021-7-2-2S4-314

26. Efanov D. V., Sapozhnikov V. V., Sapozhnikov Vl. V. The self-checking concurrent error-detection systems synthesis based on the Boolean complement to the Bose-Lin codes with the modulo value M = 4. Èlektron. model. = Electronic Modeling, 2021, vol. 43, iss. 1, pp. 2S-45. doi: https:IIdoi.org/10.15407I emodel.43.01.02S

27. Efanov D. V., Zueva M. V. Boolean complement to modular sum codes for the concurrent error-detection systems synthesis for combinational devices of automation and computer technology. Problemy

razrabotki perspektivnykh mikro- i nanoelektronnykh sistem (MES) = Problems of Advanced Micro- and Nanoelectronic Systems Development (MES), 2021, no. 1, pp. 52-60. (In Russian). doi: https://doi.org/10.31114/2078-7707-2021-1-52-60

28. Efanov D. V., Sapozhnikov V. V., Sapozhnikov Vl. V. Organization of a fully self-checking structure of a combinational device based on searching for groups of symmetrically independent outputs. Aut. Control Comp. Sci., 2020, vol. 54, iss. 4, pp. 279-290. doi: https://doi.org/10.3103/S0146411620040045

29. Collection of digital design benchmarks. Digital Design & Dependability Research Group. Available at: https://ddd.fit.cvut.cz/www/prj/Benchmarks/ (accessed: 07.02.2022).

30. Sentovich E. M., Singh K. J., Moon C., Savoj H., Brayton R. K., Sangiovanni-Vincentelli A. Sequential circuit design using synthesis and optimization. Proceedings of 1992 IEEE International Conference on Computer Design: VLSI in Computers & Processors. Cambridge, MA, IEEE, 1992, pp. 328-333. doi: https://doi.org/ 10.1109/ICCD.1992.276282

The article was submitted 06.12.2021; approved after reviewing 06.12.2021;

accepted for publication 22.02.2022.

Information about the authors

Dmitry V. Efanov - Dr. Sci. (Eng.), Assoc. Prof., Prof. of the Automation, Remote Control and Communications on Railway Transport Department, Russian University of Transport (Russia, 127994, Moscow, Obraztsov st., 9, bld. 9), TrES-4b@yandex.ru

Marina V. Zueva - Programmer-Analyst, "IBS Saint Petersburg" LLC (Russia, 190000, Saint Petersburg, Angliiskaia naberezhnaia st., 70), marina-seo-media@yandex.ru

/-\

Вниманию читателей журнала «Известия высших учебных заведений. Электроника»

Подписку на электронную версию журнала можно оформить на сайтах:

• Научной электронной библиотеки: www.elibrary.ru

• ООО «Агентство «Книга-Сервис»: www.rucont.ru;www.akc.ru;

www.pressa-rf.ru

• ООО «Урал-Пресс Округ»: www.delpress.ru

• ООО «ИВИС»: www.ivis.ru

V_/