CC BY
36
УДК 681.335.2
DOI: 10.18698/0236-3933-2017-1-100-108
ИСТОЧНИК ОПОРНЫХ НАПРЯЖЕНИИ ДЛЯ 12-РАЗРЯДНОГО КОНВЕЙЕРНОГО АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАТЕЛЯ С ЧАСТОТОЙ ВЫБОРКИ 100 МГц
Ю.М. Фокин
Yury_Fokin@srisa.ru
Федеральный научный центр «Научно-исследовательский институт системных исследований РАН», Москва, Российская Федерация
Аннотация
Представлена электрическая принципиальная схема источника опорных напряжений для конвейерного аналого-цифрового преобразователя, обладающая высокой точностью формирования опорных уровней, хорошей температурной стабильностью и малочувствительная к отклонениям напряжения питания. Особенность схемы — применение двух независимых резистивных делителей в виде матриц и специализированных буферов в целях снижения искажений опорного напряжения под влиянием нагрузки. Приведены результаты моделирования источника опорных напряжений с нагрузкой. Получены зависимости опорных напряжений от температуры и напряжения питания. Проведены измерения характеристик опытных образцов
Ключевые слова
Аналого-цифровой преобразователь, опорное напряжение, источник опорньх напряжений, интегральная микросхема, рабочий диапазон, погрешность усиления, искажения, схемотехническое моделирование, температурная стабильность
Поступила в редакцию 07.07.2016 © МГТУ им. Н.Э. Баумана, 2017
Введение. В АЦП конвейерного типа источники опорных напряжений (ИОН) используют для задания опорных напряжений каскадов (рис. 1) и для формирования напряжений смещения операционных усилителей (ОУ) [1]. В каждом каскаде необходимо задавать опорные напряжения для аналого-цифрового субпреобразователя (суб-АЦП) и умножающего цифро-аналогового преобразователя (УЦАП).
ион
УВХ1
4
АЦП1
ТУ. Бит
УЦАП1\
{Е)»-УВХ2
У ч
(АЦП2
УЦАП2
■(Ё)---»- УВХК *-^АЦПК
РГК
Nf, Бит
Л? Бит
РГ 2-1 РГ 2N N2 Ьит
РГ 1-1 РГ 1-2 РГ 2N N1 Бит
Рис. 1. Структурная схема конвейерного АЦП
Типовая схема ИОН конвейерного АЦП, основанная на ОУ с резистивным делителем в цепи обратной связи, представлена на рис. 2 [2, 3].
Основными причинами погрешности ИОН являются рассогласованность элементов в резистивных делителях; влияние нагрузки ИОН; ограниченность значений коэффициентов усиления ОУ. Обеспечить высокую согласованность резистивного делителя позволяют специализированные способы размещения резисторов на топологии кристалла в виде матрицы с общим центром для всех резисторов, каждый из которых разбивается на большое число составных частей [4].
IN
R1 i
2/4 Vrefp
Vcom
Vrefp
3/4 Vrefp
1/4 Vrefp
1/4 Vrefn
AVDD
Под влиянием нагрузки уровни опорного напряжения искажаются. В большинстве современных конвейерных АЦП используют каскады на переключаемых конденсаторах [5], которые являются нагрузкой для ИОН. Постоянные составляющие входных токов в таких каскадах пренебрежимо малы (менее 1нА),
Рис. 2. Типовая схема ИОН конвейерного АЦП
2/4Vrefh
Vrefn
3/4Vrefn
AGND
так как они определяются токами утечки ключей и входных транзисторов ОУ. Однако во время перезарядки входных емкостей каскадов токи резко возрастают (до нескольких миллиампер), значения опорных напряжений отклоняются от номинальных значений. При увеличении частоты тактового сигнала погрешность опорного напряжения возрастает, что приводит к необходимости повышения выходного тока ИОН в целях увеличения скорости перезарядки емкостей нагрузки. Повышение выходного тока ИОН, протекающего через резистивный делитель, часто достигается за счет увеличения ширины элементов делителя, что приводит к увеличению его размеров и оказывает негативное влияние на согласованность элементов.
Искажения опорных напряжений в виде резких выбросов, которые возникают в моменты переключения ключей, отрицательно влияют на устойчивость ИОН. Эти выбросы передаются через паразитные емкости транзисторов в выходных цепях ИОН, охваченных обратной связью, и формируют так называемые обратные помехи, которые могут дестабилизировать работу схемы. Для того чтобы гарантировать стабильную работу устройства, необходимо обеспечивать большой запас по фазе усилительных каскадов ИОН (не менее 60°).
Распространенным способом снижения влияния нагрузки на ИОН является буферизация опорных напряжений [6]. Пример электрической принципиальной схемы буфера опорного напряжения с низким выходным сопротивлением приведен на рис. 3. Высокий выходной ток схемы обеспечивает быструю перезарядку емкостей нагрузки. С помощью раздельного построения выходного каскада и цепи обратной связи ОУ подавляется влияние обратных помех и снижается емкостная нагрузка ОУ.
АСТГО •--А—-
Рис. 3. Схема буфера опорного напряжения
Источник опорного напряжения 12-разрядного конвейерного аналого-цифрового преобразователя с 1,5-разрядной архитектурой. Источник опорного напряжения, состоящего из девяти 1,5-разрядных и одного 3-разрядного каскадов, формирует следующий набор опорных напряжений:
- два напряжения для компараторов 1,5-разрядных каскадов;
- шесть напряжений для компараторов 3-разрядного каскада;
- два напряжения для УЦАП 1,5-разрядных каскадов;
- опорное напряжение для схем обратной синфазной связи ОУ.
Кроме того, устройство ИОН задает напряжение аналоговой земли для УЦАП 1,5-разрядных каскадов.
Особенность конвейерной архитектуры с избыточностью выходного кода каскадов — большой допуск к погрешности опорных напряжений компараторов (±Уге//4 для 1,5-разрядных каскадов и ±Уге//8 для 3-разрядного последнего каскада, где ±Угв/ — рабочий диапазон АЦП). Однако опорное напряжение для УЦАП 1,5-разрядных каскадов должно формироваться с высокой точностью не менее одной единицы младшего значащего разряда (МЗР), так как в противном случае у преобразователя будет погрешность усиления [7]. Значение МЗР 12-разрядного АЦП с рабочим диапазоном Угв/ = 1 В приблизительно равно 0,49 мВ.
Электрическая принципиальная схема ИОН для 12-разрядного АЦП с 1,5-разрядными каскадами приведена на рис. 4.
Схема построена на трех резистивных делителях. Первый делитель с цепью обратной связи на ОУ формирует внутренние опорные напряжения, определяющие рабочий диапазон АЦП. Второй делитель формирует опорные напряжения для последнего 3-разрядного каскада преобразователя. Третий делитель задает опорные напряжения для компараторов и УЦАП 1,5-разрядных каскадов.
Девять 1,5-разрядных каскадов по отношению к ИОН представляют собой первый, сильный, источник помех. Второй, слабый, источник помех — 3-разрядный каскад. В целях снижения искажений буферы используют только для опорного напряжения 1,5-разрядных каскадов, а для 3-разрядного каскада буферы не применяются для уменьшения потребляемой мощности. Для предотвращения перекрестных помех между опорными напряжениями 1,5-разрядного и 3-разрядного каскадов используют два не зависимых друг от друга резистив-ных делителя (И2 и И3).
АУББ
■ММг
Усот
3/4 Угеф
2/4 Угеф
1/4Угеф_Ъ
1/4 Угеф
1/4Угей1 Ь
1/4 Угеф
2/4 Угеф
3/4 Угеф
Рис. 4. Электрическая принципиальная схема ИОН для 12-разрядного АЦП с 1,5-разрядными каскадами: А — ОУ; В — буферы; ЕЯ — буферы с цифровой подстройкой; ¡Ш — транзисторные матрицы для подстройки; Ш, Я2 и Ю — резистивные делители
В буферах опорных напряжений Угв/р и У/ для УЦАП 1,5-разрядных каскадов предусмотрена возможность подстройки, с помощью которой осуществляется коррекция рабочего диапазона и погрешности усиления АЦП.
Диаграммы дифференциального опорного напряжения для УЦАП (Угв/р - У/), которые получены в результате моделирования типового ИОН и схемы, представленной на рис. 4 (при температуре 25 °С и напряжении питания 3,3 В), приведены на рис. 5.
999,9 мВ
_
1,0 0,8
17,05 17,07
^refp ~ Vrefiv ®
17,09 17,11 Время, мкс а
17,13 17,15
б
Рис. 5. Зависимость дифференциального опорного напряжения от времени для типовой схемы ИОН (а) и схемы (б), представленной в настоящей работе
Значение напряжения типовой схемы в моменты считывания опорного напряжения составляет У1 = 978,5 мВ. При таком значении напряжения погрешность усиления АЦП определяется как
Уепш = Угв/ - У1 = 1000 - 978,5 = 21,5 мВ.
Значение опорного напряжения в момент считывания у схемы, предлагаемой в настоящей работе, составляет У2 = 999,9 мВ. Погрешность усиления АЦП является пренебрежимо малой, так как ее значение не превышает значения МЗР (0,49 мВ):
Уепп2 = Угв/ -У2 = 1000 -999,9 = 0,1 мВ.
Полученные в результате моделирования зависимости дифференциальных опорных напряжений ИОН от внешних условий (от температуры Т и напряжения питания Ум) показаны на рис. 6.
Погрешности дифференциального опорного напряжения для УЦАП 1,5-разрядных каскадов не превышает допустимого значения 1 МЗР (^ 0,49 мВ) во всем диапазоне значений температуры и напряжения питания. Максимальное значение погрешности опорного напряжения для 3-разрядного каскада не превышает 4,6 мВ, что значительно меньше предельно допустимого значения У-//8 = 125 мВ.
^refp Vrefiv ®
0,2502 0,2500 0,2498
0,745 -60
^refp ^refill ®
1,0003 1,0001 0,9999 0,9997 0,9995
Videal - 1 В
Т,°С
0,495 -60
Г, "С
^rejp Vrefil* ®
0,250 0,249 0,248
-60 25 85 Т, °С
д
Рис. 6. Зависимость опорных напряжений ИОН от температуры и напряжения
питания:
а — дифференциальное напряжение Vrefp, Vrefn для УЦАП 1,5-разрядных каскадов (1 — Vdd = 3,465 В; 2 — Vdd =3,3 В; 3 — Vdd = 3,135 В); б — дифференциальное напряжение для компараторов 1,5-разрядных
каскадов; в-д — для 3-разрядного каскада
Результаты измерения значений опорного напряжения ИОН, полученные при исследовании опытных образцов, приведены ниже. Измеряемый параметр — дифференциальное опорное напряжение Vf - Vf
Результаты измерения значений опорного напряжения ИОН
Номер образца ......................... 1 2 3 4 5 6 7
Напряжение Vf - Vref„, В....... 1,00181 0,99737 0,99817 1,00312 1,00156 1,00313 0,99792
Отклонение, мВ........................ 1,81 -2,63 -1,83 3,12 1,56 3,13 -2,08
Среднее значение дифференциального опорного напряжения Vrefp - Vrefn приблизительно равно 1,00044 В. Среднее отклонение напряжения от ожидаемого значения составляет 0,44 мВ, или 0,044 % рабочего диапазона АЦП. Максимальное отклонение напряжения от ожидаемого значения примерно равно 3,1 мВ, или 0,31 % рабочего диапазона АЦП. Следовательно, среднее значение погрешности усиления АЦП с разработанным блоком ИОН не будет превышать 0,044 % его рабочего диапазона. Максимальный разброс погрешности усиления АЦП будет не более 0,31 % его рабочего диапазона. У большинства современных промышленно выпускаемых преобразователей (например, ADS6124 фирмы Texas Instruments [8], AD9433 фирмы Analog Devices [9], LTC2252 фирмы Linear Technology [10]) среднее значение погрешности усиления составляет не менее 0,25 % рабочего диапазона. Максималь-
ный разброс погрешности усиления современных АЦП превышает 1 % рабочего диапазона.
Заключение. Формирование опорных напряжений с помощью двух независимых резистивных делителей (один делитель с буферами, а второй — без буферов) позволяет минимизировать искажения опорных напряжений и уменьшить мощность, потребляемую блоком ИОН.
Схемотехническая модель ИОН, основанного на независимых резистивных делителях и ОУ с обратными связями, обеспечивает задание опорных напряжений во всем диапазоне значений температуры и напряжений питания с высокой точностью. Опорные напряжения 1,5-разрядных каскадов формируются с погрешностью не более 0,4 мВ (предельно допустимое значение 1 МЗР = 0,49 мВ). Погрешность опорных напряжений 3-разрядного каскада не превышает 4,6 мВ (предельно допустимое значение 125 мВ).
В результате измерения опытных образцов установлено, что среднее отклонение опорного напряжения от ожидаемого значения равно 0,44 мВ, или 0,044 % рабочего диапазона АЦП. Максимальное отклонение опорного напряжения примерно равно 3,1 мВ, или 0,31 % рабочего диапазона. Аналого-цифровой преобразователь, использующий разработанный ИОН, будет иметь значительно меньшую погрешность усиления, чем большинство современных промышленно выпускаемых преобразователей, у которых среднее значение погрешности не менее 0,25 %, а разброс не менее 1 % рабочего диапазона.
ЛИТЕРАТУРА
1. Никамин В.А. Аналого-цифровые и цифро-аналоговые преобразователи: Справочник. СПб.: КОРОНА принт, М.: Альтекс-А, 2003. 224 с.
2. Waltari M., Halonen K. Reference voltage driver for low-voltage CMOS A/D converters Electronics // Circuits and Systems: The 7th IEEE International Conference. Jounieh, December 2000. Vol. 1. P. 28-31.
3. Xiaobo C. A 12 bit 100 MS/s pipelined analog to digital converter without calibration // Journal of Semiconductors. November 2010. Vol. 31. No. 11.
URL: http://iopscience.iop.org/article/10.1088/1674-4926/31/11/115007
4. Van der Wagt J.P., Chu G.G., Conrad C.L. A layout structure for matching many integrated resistors // IEEE Transactions on Circuits and Systems I: Regular Papers. 2004. Vol. 51. No. 1. P. 186-190. URL: http://ieeexplore.ieee.org/document/1259502
DOI: 10.1109/TCSI.2003.821303
5. Ahmed I. Pipelined ADC design and enhancement techniques. New York: Springer Science and Business Media, 2010. 200 p.
6. An 8-b 20-Msample/s pipelined A/D converter in 0.5 ^m CMOS with 7.8 ENOB / V. Savengsveksa, P. Heedley, T. Matthews, K. Ahmad, J. Negrete // IEEE Midwest Symposium on Circuits and Systems, Covington. 2005.
URL: http://ieeexplore.ieee.org/document/1594124 DOI: 10.1109/MWSCAS.2005.1594124
7. Ohnhauser F. Analog-digital converters for industrial applications including an introduction to digital-analog converters. Berlin: Springer-Verlag, 2015. 333 p.
8. ADS6124 Data Sheet // Texas Instruments: веб-сайт компании.
URL: http://www.ti.com/lit/ds/symlink/ads6124.pdf (дата обращения: 09.06.2016).
9. AD9433 Data Sheet // Analog Devices: веб-сайт. URL: http://www.analog.com/ media/en/technical-documentation/data-sheets/AD9433.pdf (дата обращения: 09.06.2016).
10. LTC2252 Data Sheet // Linear Technology: веб-сайт. URL: http://cds.linear.com/docs/ en/datasheet/22532fa.pdf (дата обращения: 09.06.2016).
Фокин Юрий Михайлович — инженер Федерального научного центра «Научно-исследовательский институт системных исследований РАН» (ФГУ ФНЦ НИИСИ РАН) (Российская Федерация, 117218, Москва, Нахимовский пр-т, д. 36, корп. 1).
Просьба ссылаться на эту статью следующим образом:
Фокин Ю.М. Источник опорных напряжений для 12-разрядного конвейерного аналого-цифрового преобразователя с частотой выборки 100 МГц // Вестник МГТУ им. Н.Э. Баумана. Сер. Приборостроение. 2017. № 1. С. 100-108. БО!: 10.18698/0236-3933-2017-1-100-108
REFERENCE VOLTAGE GENERATOR FOR 12-BIT PIPELINE ADC WITH 100 MHz SAMPLING FREQUENCY
Yu.M. Fokin Yury_Fokin@srisa.ru
Scientific Research Institute for System Analysis, Russian Academy of Sciences, Moscow, Russian Federation
Abstract
The work examines the electrical circuit of a voltage reference generator for the pipeline analog-to-digital converter (ADC). This circuit possess high accuracy of reference levels formation, good temperature stability and it is low-sensitive to supply voltage deviations. The main feature of the circuit is that it uses two independent resistive dividers in the form of matrices and specialized buffers to decrease reference voltage distortions on load. This paper gives simulation results of the voltage reference generator on load. We obtained dependences of reference voltages on temperature and supply voltage and took measurements of prototype models
Keywords
Analog-to-digital converter (ADC), reference voltage, reference voltage generator, integrated circuit, operation range, gain error, distortions, circuit simulation, temperature stability
REFERENCES
[1] Nikamin V.A. Analogo-tsifrovye i tsifro-analogovye preobrazovateli [Analog-to-digital and digital-to-analog converters]. Sankt-Petersburg, KORONA print Publ., Moscow, Al'teks-A Publ., 2003. 224 p.
[2] Waltari M., Halonen K. Reference voltage driver for low-voltage CMOS A/D converters Electronics. Circuits and Systems: The 7th IEEE International Conference. Jounieh, December 2000, vol. 1, pp. 28-31.
[3] Xiaobo C. A 12 bit 100 MS/s pipelined analog to digital converter without calibration. Journal of Semiconductors, November 2010, vol. 31, no. 11.
Available at: http://iopscience.iop.org/article/10.1088/1674-4926/31/11/115007
[4] Van der Wagt J.P., Chu G.G., Conrad C.L. A layout structure for matching many integrated resistors. IEEE Transactions on Circuits and Systems I: Regular Papers, 2004, vol. 51, no. 1, pp. 186-190. Available at: http://ieeexplore.ieee.org/document/1259502
DOI: 10.1109/TCSI.2003.821303
[5] Ahmed I. Pipelined ADC design and enhancement techniques. New York, Springer Science and Business Media, 2010. 200 p.
[6] Savengsveksa V., Heedley P., Matthews T., Ahmad K., Negrete J. An 8-b 20-Msample/s pipelined A/D converter in 0.5 ^m CMOS with 7.8 ENOB. IEEE Midwest Symposium on Circuits and Systems, Covington. 2005. Available at: http://ieeexplore.ieee.org/document/ 1594124 DOI: 10.1109/MWSCAS.2005.1594124
[7] Ohnhauser F. Analog-digital converters for industrial applications including an introduction to digital-analog converters. Berlin, Springer-Verlag, 2015. 333 p.
[8] ADS6124 Data Sheet. Texas Instruments: company website. Available at: http://www.ti.com/ lit/ds/symlink/ads6124.pdf (accessed 09.06.2016).
[9] AD9433 Data Sheet. Analog Devices: website.
Available at: http://www.analog.com/media/en/technical-documentation/data-sheets/ AD9433.pdf (accessed 09.06.2016).
[10] LTC2253/LTC2252 Data Sheet // Linear Technology: website.
Available at: http://cds.linear.com/docs/en/datasheet/22532fa.pdf (accessed 09.06.2016).
Fokin Yu.M. — engineer of Scientific Research Institute for System Analysis, Russian Academy of Sciences (SRISA) (Nakhimovskiy prosrekt 36-1, Moscow, 117218 Russian Federation).
Please cite this article in English as:
Fokin Yu.M. Reference Voltage Generator for ADC 12-Bit Pipeline ADC with 100 MHz Sampling Frequency. Vestn. Mosk. Gos. Tekh. Univ. im. N.E. Baumana, Priborostr. [Herald of the Bauman Moscow State Tech. Univ., Instrum. Eng.], 2017, no. 1, pp. 100-108. DOI: 10.18698/0236-3933-2017-1-100-108
