CC BY
106
УДК 621.382.2
ИСТОЧНИК ОПОРНОГО НАПРЯЖЕНИЯ, ПОСТРОЕННЫЙ НА ШИРИНЕ ЗАПРЕЩЁННОЙ ЗОНЫ, ВЫПОЛНЕННЫЙ ПО Б1СБМ08 ТЕХНОЛОГИИ
Е.Д. Алперин, А.В. Белявцев, В.П. Крюков, И.А. Суров
Представлены результаты моделирования источника опорного напряжения (ИОН), построенного на ширине запрещённой зоны, по технологии BiCDMOS фирм ON Semiconductors и Freescale. Проведены сравнения полученных температурных зависимостей выходных напряжений, выходного напряжения от тока нагрузки
Ключевые слова: источник опорного напряжения, токовое зеркало, запрещённая зона, BiCDMOS
В настоящее время широкое распространение получила схема, известная под названием «ИОН с напряжением запрещённой зоны» или иными словами «иБЭ - стабилитрон». Это вытекает из формулы Эберса-Молла для диода. В основе схемы лежит идея формирования напряжения с температурным коэффициентом, положительным и равным по абсолютной величине отрицательному температурному коэффициенту напряжения иБЭ. При сложении этого напряжения с иБЭ получается напряжение с нулевым температурным коэффициентом [1].
Если нарисовать зависимость напряжения иБЭ от температуры, заметим, что она имеет потенциал ширины запрещенной зоны при абсолютном нуле.
Это не абсолютно прямая линия, она незначительно выпуклая ниже около 150 °С и вогнутая выше (она асимптотически приближается к нулю вольт). Напряжение запрещенной зоны при нуле кельвинов, является строго теоретическим понятием, при этой температуре нет никаких полупроводников, фактически электроны не двигаются вообще [2].
Рис. 1. Принцип построения ИОНа на запрещённой
Было найдено, что равные по величине, но противоположные по знаку ТКН (температурные
Алперин Евгений Данилович - ВГТУ, канд. техн. наук, доцент, тел. (4732) 43-77-65
Белявцев Андрей Владимирович - НИИЭТ, инженер, тел. (4732) 26-29-37
Крюков Валерий Петрович - НИИЭТ, канд. техн. наук, начальник отделения, тел. (4732) 32-02-72 Суров Илья Александрович - НИИЭТ, инженер, тел. (4732) 26-29-37
коэффициенты) могут быть получены, при работе транзисторов с различными плотностями токов:
ДД БЭ =
k • T q
(
ln
Ai • 12
л
V A2 • I1 J
(1)
где А - это площадь (эффективная площадь эмиттера) каждого транзистора и I - ток, проходящий через него. При этом есть выбор задания токов: использование различных размеров площадей эмиттеров, различных уровней токов или оба эти варианты одновременно.
ДиБЭ - прямая линия, с началом в нуле вольт при нуле кельвинов. Но это относительно малая величина. кТ^ составляет примерно 26 мВ при комнатной температуре, при этом, соотношение токов 10:1 дает вам ДиБЭ примерно 60 мВ. Основные значения величины ДиБЭ приведены в табл. 1, остальные значения можно получить из графика на рис. 2.
Таблица 1
Зависимость ДиБЭ от величины отношения токов (при 25 °С).
Отношение токов AUro, мВ
7:1 50,4
8:1 53,8
9:1 56,9
10:1 59,6
11:1 62,0
12:1 64,3
13:1 66,4
Рис. 2. Зависимость AUro от величины отношения токов (при 25 °С)
зоне
Из рис. 1 видно, что для компенсации иБЭ необходимо приблизительно 600 мВ при комнатной температуре.
lvnp (положительный
(постоянный) температурный
Рис. 3. Токовое зеркало
Для начала рассмотрим токовое зеркало с двумя транзисторами, работающими с разной плотностью эмиттерного тока (рис. 3). В этой схеме УТі фиксирует ток в транзисторе УТ2, включенном по схеме источника тока [3]. Применяя формулу Эбер-са-Молла, можно показать, что 1ВЫХ имеет положительный температурный коэффициент, так как разность напряжений иБэ для двух транзисторов есть просто (кТ^)1пст, где ст - просто отношение плотностей тока (при равной площади эмиттеров). Далее возникает задача формирования постоянного задающего тока Іупр. Часть схемы, обведённая пунктиром на рис. 4, является схемой ИОНа на запрещённой зоне. Её выход используется (через резистор Я3) для создания постоянного тока ІУПР. Далее надо только преобразовать этот ток в напряжение с помощью резистора и сложить с нормальным напряжением иБЭ. Такая схема показана на рис. 4 [і].
а
Рис. 4. Классическая схема ИОН
В этой схеме Я3 задаёт ток в УТЬ Резистор Я2 устанавливает величину напряжения, которое складывается с иБЭ и имеет положительный температурный коэффициент.
Напряжение на Я равно разности падений напряжения база-эмиттер ДиБЭ:
ДЦкэ = Цбэ1 - Цбэ2 = Цт 1п(13/11 ) (2)
Если Р>>1, то падение напряжения на Я2 определяется выражением:
Ц2=(К2/Я1)ДЦбэ (3)
Подбирая должным образом величину Я2, получаем результирующий температурный коэффициент максимально приближенный к нулю (либо, вы-
брав R2 равным R3 и подбирая количеством транзисторов VT2). Оказывается, что температурный коэффициент можно приблизить к нулю, если суммарное напряжение равно напряжению запрещённой зоны кремния (при температуре абсолютного нуля), т.е. примерно 1,22 В. При этом нужно помнить, что нет такой вещи как абсолютно точное напряжение ширины запрещённой зоны. Можно обнаружить, что это напряжение находится в диапазоне где-то между 1,18 В - 1,25 В и объясняется некоторыми эффектами. Во-первых, напряжение ширины запрещённой зоны зависит от уровня легирования. Во-вторых, потенциал ширины запрещенной зоны полупроводника изменяется от внешних воздействий.
Выходное напряжение и№Б равно тогда падению напряжения на переходе база-эмиттер транзистора VT3 плюс U2, т.е.
Uref = иБэ + U2 (4)
Величина иБЭ уменьшается с ростом температуры со скоростью -2 мВ/°С. однако ДиБЭ имеет положительный температурный коэффициент:
“Ц-тОз/!.) (5)
ЭТ T где Ut = (kT/q) [4]
Транзистор VT3 формирует цепь обратной связи (с ограниченным коэффициентом усиления и внутренним ёмкостным сопротивлением достаточным, чтобы препятствовать колебаниям) удерживая UREF на постоянном уровне.
Если мы увеличиваем значение R2, UREF увеличивается и ТКН становится более положительным. Если мы уменьшаем R2, получаем противоположный случай. Таким образом, мы можем найти нужное значение для R2 так, чтобы отрицательный ТКН Ukb был скомпенсирован положительным AUro.
Подводя итог выше сказанному, можно сделать вывод что, при подходящем выборе уровней токов !3 и !1 и отношения сопротивлений R2/R1 температурный коэффициент UREF в первом приближении может обратиться в нуль. Полагая ст = 10, можно получить номинально нулевой температурный коэффициент UREF при UREF ~1,2 В
На рис. 5-8 представлены результаты расчёта рассматриваемой схемы, в среде моделирования Spectre Circuit Simulator системы автоматического проектирования (САПР) Cadence [5], при задании разных отношений плотностей токов ст, путём изменения количества транзисторов или отношения номиналов резисторов, задающих ток в них для схемы выполненной по BiCDMOS технологии фирм ON Semiconducrors [6] и Freescale [7]. На рис. 9, 10 отражены результата моделирования при задании разных отношений плотностей токов ст путём изменения количества транзисторов и отношения номиналов резисторов, задающих ток в них. На рис. 11, 12 графики зависимости выходного напряжения от тока нагрузки IH.
Рис. 5. Напряжение UREF при разном отношении числа транзисторов для фирм ON Semiconductors и Frees-cale
Рис. 6. Напряжение UREF при разном отношении номиналов резисторов для фирм ON Semiconductors и Frees-cale
Uref, В 1,500 1,400 1,300 ON Semiconductors (А)
СТ = \ 7 а = 9 т = 10 а = 11 а = 1.' -V-
—тг" ~ ^
1,200 1,100 1,000 - \ ^ V
-Л
1 1 і 1 1 1 1 1 1
-70______^30________10________50________90_______130 Т. С
Рис. 7. Напряжение UREF при разном отношении числа транзисторов и номиналов резисторов для фирмы ON Semiconductors
числа транзисторов и номиналов резисторов для фирмы Freescale
Рис. 9. Напряжение UREF при разных плотностях токов для фирмы ON Semiconductors
Рис. 10. Напряжение UREF при разных плотностях токов для фирмы Freescale
стей токов равном 10, для фирмы ON Semiconductors при разных токах нагрузки
стей токов равном 10, для фирмы Freescale при разных токах нагрузки
Сравнивая результаты моделирования представленные на рис. 5, 6 можно заметить, что изменяя отношение плотностей токов путём изменения числа транзисторов (или площади их эмиттеров), а равно как и номиналов резисторов, схема выполненная по технологии фирмы РгееБсак (сплошные линии на графиках), имеет большую линейность выходного напряжения при меньшей величине ТКН. Однако, при этом, в случае представленном на рис. 6, имеет несколько больший разброс в установке выходного напряжения.
По результатам моделирования представленным на рис. 7, 8 можно сказать, что метод задания разных плотностей токов только путём изменения числа транзисторов без подбора резисторов предпочтительнее (сплошные линии на графиках), чем обратный метод. При этом наряду с высокой линейностью достигается более низкая величина ТКН. Поэтому данный метод будет удобнее использовать при реализации схемы в интегральном исполнении. При этом изменения, вносимые в схему, будут лишь состоять в параллельном подключении необходимого числа дополнительных транзисторов уже имеющихся на кристалле.
На рис. 9, 10 показаны наилучшие варианты при одновременном изменении числа транзисторов и номиналов резисторов. Значения, полученных величин ТКН, отражены в табл. 2. При этом наименьший ТКН был получен при отношении плотностей токов равном 10.
Таблица 2
ТКН схем при разных отношениях плотностей токов для наилучшего варианта._____________________________
с ON Semiconductors, % / °C Freescale, % / °C
7 4,90-10-3 0,99-10-3
9 4,73-10-3 0,82-10-3
10 4,63-10-3 0,81-10-3
11 4,73-10-3 0,92-10-3
13 4,71-10-3 0,91-10-3
Столь низкая величина ТКН, по сравнению с методами задания плотностей токов только одним
параметром, требует более тщательный подход в её достижении. Ведь существует некоторый допуск на параметры изготавливаемых элементов. И от партии к партии они могут несколько меняться. Поэтому, для достижения результатов, максимально приближенных к расчётным, требуется закладывать в схему возможность подстройки некоторых её критичных элементов. Резисторы, например, сделать наборными, с общим сопротивлением несколько больше требуемого и возможностью исключения некоторых из них, с целью снижения общего сопротивления.
Дополнительно в рамках исследования произведена оценка влияния нагрузки на данную схему. Графики зависимости напряжения UREF от величины тока нагрузки IH приведены на рис. 11, 12. По результатам моделирования выяснилось, что нагрузка в меньшей степени влияет на схему, выполненную
по технологии фирмы Freescale, хотя также с ростом
тока нагрузки выходное напряжение снижается.
В итоге, практически все показатели, у схемы
выполненной по технологии фирмы Freescale оказались лучше. Вследствие чего, при изготовлении схем, предпочтение следует уделять ей.
Литература
1. Хоровиц П. Хилл У. Искусство схемотехники: пер с англ. - М.: Мир 1998. изд. 5 - 704 с., ил.
2. Hans Camenzind. Designing Analog Chips, 2005. - 242 p.
3. Гребен А.Б. Проектирование аналоговых интегральных схем. пер с англ. - М.: Энергия, 1976. 256 с., ил.
4. Соклоф С. Аналоговые интегральные схемы: пер. с англ. - М.: Мир, 1988.- 583 с., ил.
5. Cadence Analog Design Environment User Guide. Product Version 5.0, 2003, 480 p.
6. AMI Semiconductor, Process & electrical parameters CMOS I2T100, DS13351, Revision: 12.0.
7. SMOS8MV Device Performance Targets, Freescale Semiconductor, April 2006, 28 p.
Воронежский государственный технический университет Научно-исследовательский институт электронной техники, г. Воронеж
BANDGAP REFERENCE BUILDING ON BiCDMOS TECHNOLOGY E.D. Alperin, A.V. Belyavtcev, V.P. Krukov, I.A. Surov
Results of modeling bandgap reference building on BiCDMOS technology company ON Semiconductors and Freescale are summarized. Compare dependence output voltages versus temperature, output voltages versus load current are implemented
Keywords: reference, current source, bandgap, BiCDMOS
