CC BY
20Решетневскце чтения
Учитывая наличие большого числа неопределен- Библиографические ссылки ностей и активное взаимодействие между агентами в
МАС, создание методов анализа, построенных на ос- L Устиненков Е С Методы и протрвш^ые сред-
нове нечетких игровых и когнитивных моделей, явля- ства анализа мультиагентных систем на основе нечет-
ется перспективным способом решения проблемы ^ когнитивных и игровых моделей : дис. канд. техн.
анализа МАС. наук : 05.13.11. Смоленск, 2010.
A. S. Kheirkhabarov
Siberian state aerospace university named after academician M. F. Reshetnev, Russia, Krasnoyarsk
ON PROBLEM OF MULTI-AGENT SYSTEM ANALYSIS
Problem of analysis of multi-agent systems is presented. Also a way to solve this problem, which is based on the fuzzy logic theory, is proposed.
© Хеирхабаров А. С., 2012
УДК 004.045
С. А. Чекмарев, В. Х. Ханов
Сибирский государственный аэрокосмический университет имени академика М. Ф. Решетнева, Россия, Красноярск
ИСПЫТАНИЕ ПРОЦЕССОРА LEON3 НА АРХИТЕКТУРНУЮ ОТКАЗОУСТОЙЧИВОСТЬ*
Рассмотрены подходы повышения отказоустойчивости процессора LEON3. Представлен функционал разработанных ^-блоков, включенных в состав процессора. Предложен метод отладки процессорного ядра. Описана процедура внесения и исправления одиночного сбоя в регистровой памяти процессора.
Сегодня отчетливо проявляется отставание в развитии отечественной элементной базы космического приборостроения от зарубежных аналогов. Зачастую разработчики пользуются импортными элементами, что естественно сказывается на себестоимости проекта. Сокращение данного отставания, применение новых, современных подходов к проектированию высоконадежных вычислительных систем является приоритетной задачей отечественного приборостроения космического применения.
Объектом исследования в представленной работе является микропроцессор LEON3 (32-битный микропроцессор, основанный на архитектуре SPARC v8). LEON3 предназначен для систем, работающих в тяжелых условиях эксплуатации. Вычислительные модули на базе данного микропроцессора могут работать под управлением операционных систем реального времени (eCos, RTEMS, VxWorks и др.). Дизайн IP-ядра LEON3 предоставляется разработчикам в двух видах. Он может быть бесплатно скачан с сайта компании Aeroflex Gaisler в виде свободно распространяемого неадаптированного исходного кода, который можно использовать в проектах ПЛИС (программируемых логических интегральных схем) любого семейства. Есть также платный отказоустойчивый вари-
ант ядра (LEON3FT), который адаптирован для работы в условиях космоса.
На базе открытого IP-ядра LEON3 ведется разработка отечественной версии отказоустойчивого микропроцессора. В результате применения данного IP-блока можно будет проектировать бортовые комплексы управления (БКУ) малым космическим аппаратом, что обеспечит следующие преимущества:
- минимизацию массогабаритных характеристик БКУ;
- минимизацию энергопотребления БКУ;
- выполнение требования надежности;
- увеличение производительности процессорного модуля;
- реконфигурируемую архитектуру БКУ, позволяющую изменять в зависимости от назначения КА набор и характеристики функциональных узлов;
- поддержку современных интерфейсов передачи данных космического исполнения (SpaceWire, MIL-STD-1553 и т. д.)
Для обеспечения отказоустойчивости процессора LEON3 предлагается включить в ядро функционал по обнаружению и коррекции ошибок при работе с памятью. Разработанный блок регистровой памяти REG FILES FT имеет структуру представленную на рисунке.
*Работа выполнена в рамках реализации конкурса научно-технических исследований, разработок, инновационных программ и проектов для обеспечения конкурентных преимуществ экономики Красноярского края (Дополнительное соглашение от 05.07.2012 г. № 03/12 к Соглашению № 5 от 06.08.2009 г.).
Методы и средства защиты информации
REG FILES FT n бит
n бит
Структура регистровой памяти процессора LEON3FT-RTSBIT
На вход crc кодера подается 32-битная последовательность данных к. Он вычисляет контрольную сумму CRC и записывает новую 36-битную последовательность n в 3-port register file I и в 3-port register file II. Они дублируют друг друга. При обращении процессора к REG FILES FT последовательность n подается на CRC декодер. При обнаружении ошибки в 3-port register file I логическое устройство вернет на запрос процессора последовательность к бит из 3-port register file II. Преимущества данной схемы защиты в скорости расчета, что позволяет минимизировать потери в производительности процессора. Если ошибка обнаружена и при чтении данных из блока-дубля (что маловероятно), то вырабатывается исключительная ситуация «Ошибка при чтении из регистровой памяти». Аналогично идет отработка сбоев и в кэш-памяти процессора.
Необходимость отработки представленных выше подходов повышения отказоустойчивости микропроцессора LEON3 обусловила разработку vhdl-модели, эмитирующую воздействие факторов космического пространства на работу микропроцессора. Имитация работы данной модели производилась в программе ModelSim. Для симулирования работы был разработан testbench - файл, описывающий математическую модель внесения ошибок в память процессора
ЬЕОШ. В качестве модели для генератора ошибок использованы результаты диссертации «Методика и средства обеспечения отказоустойчивости бортовых вычислительных систем реального времени», выполненной в Московском государственном техническом университете им. Н. Э. Баумана, автор - Ле Куанг Минь. Выбранный закон распределения ошибок (может выбираться исходя из условий эксплуатации КА) подается на блок «генератор ошибок». Находясь внутри ядра ЬЕОШ, «генератор ошибок» успешно вносит одиночный сбой в регистровый файл микропроцессора (основной или резервный). В момент обращения микропроцессора к регистрам сбой обнаруживается и исключается. Процессор при этом продолжает свою работу.
Таким образом, в данной работе были апробированы подходы повышения отказоустойчивости процессора ЬЕОШ, была создана модель внесения ошибок для оценки их эффективности. Сейчас идет работа по отладке отказоустойчивого контроллера памяти, который будет способен самостоятельно парировать одиночные сбои, произошедшие в оперативной памяти процессора. Успешная реализация данного проекта позволит говорить о создании отечественного отказоустойчивого процессора, удовлетворяющего современным мировым тенденциям развития.
S. A. Chekmaryov, V. Kh. Khanov Siberian State Aerospace University named after academician M. F. Reshetnev, Russia, Krasnoyarsk
TEST LEON3 PROCESSOR ON THE ARCHITECTURAL FAULT TOLERANCE
The article presents approaches to improve fault tolerance of the LEON3 processor as well as functionality of the developed IP cores that are included in the processor. This paper also proposes a method of debugging the processor core and describes the procedure of imitating an error and error recovery after a single event upset (SEU) in the registered memory of the processor.
© Чекмарев С. А., Ханов В. Х., 2012
