CC BY
150uted variable // Soil science society of America. 1990. Vol. 54, № 2. P. 321-326.
8. Akaike H. A new look at the statistical model identification // IEEE Trans. on autom. control. 1974. Vol. AC-19, № 6. P. 716-723.
A. S. Tamazian, M. I. Bogachev Saint-Petersburg state electrotechnical university "LETI"
9. Schwarz G. Estimating the dimension of a model // The annals of statistics. 1978. Vol. 6, № 2. P. 461 -464.
10. Богачёв М. И., Гайворонский Д. В., Маркелов О. А. Прогнозирование выбросов трафика в многопользовательских информационных сетях // Радиотехника. 2012. № 7. С. 18-23.
Analysis of interarrival time statistics in a wide area network node
Statistics of interarrival times analysis in a wide area network node are considered exemplified using emprical data from two HTTP-servers. A lognormal model of interarrival times distribution is suggested and compared with the traditional exponential model that is a result of the Poisson modeling. The results may be useful in wide area networks simulation.
Network, queuing system, interarrival time
Статья поступила в редакцию 21 мая 2013 г.
УДК 621.391
А. С. Васьков, Б. И. Смирнов Санкт-Петербургский государственный электротехнический университет "ЛЭТИ" им. В. И. Ульянова (Ленина)
Использование пакета Proteus для проектирования виртуальных моделей микропроцессорных устройств
Описан набирающий популярность пакет Proteus Design suite для проектирования виртуальных моделей цифровых устройств. Приведена структура пакета, рассмотрены основные особенности и преимущества по сравнению с конкурентными решениями, а также проблема согласования цифровых и аналоговых устройств.
Proteus, виртуальная модель, проектирование микроконтроллеров, программирование, симуляция, пакет проектирования, VSM, подготовка специалистов
Proteus 7.8 SP2 является коммерческим программным пакетом класса САПР, разработанным компанией "Labcenter Electronics". Основная особенность пакета - предоставление сравнительно простого, но функционального инструмента для разработки устройств на основе микроконтроллеров (МК) различных типов. Использование МК позволяет значительно упростить способы создания сложных устройств, а также экономить место и энергопотребление. Например, сигнальные процессоры надолго завоевали рынок аппаратов мобильной связи, фотоаппаратов и даже устройств, анализирующих состояние здоровья в режиме реального времени. Для последнего сегмента наиболее популярен процессор DSPIC33F за счет удобной архитектуры, развитой и быстрой системы АЦП1. Ука-
1 Sankman J. Microchip technology. Transitioning analog to digital in medical designs // URL: http ://medsmagazine. com/2011/03/transitioning-from-analog-to-digital-in-medical-designs
занный процессор, как и многие другие (новые МК на базе технологий AVR, ARM и PIC и сравнительно старые МК-устройства, такие как /8051, Z80, /8086), входит в базовый состав библиотек Proteus и доступен для анализа и симуляции. Также в библиотеке имеется ряд аналоговых элементов, которые делают пакет очень удобным для проектирования и образовательных целей.
Структура пакета. Proteus делится на два взаимосвязанных приложения: Intelligent schematic input system (ISIS) и Advanced routing and editing software (ARES)2. Proteus ISIS представляет собой среду моделирования и симуляции и основан на технологии виртуальной системы моделирования (Virtual System Modeling - VSM), а ARES - среду для компоновки и трассировки печатных плат. Це-
2
Proteus design suite, product guide / Labcenter electronics // URL: http://downloads.labcenter.co.uk/proteus7brochure.pdf
© Васьков А. С., Смирнов Б. И., 2013
лью настоящей статьи является обзор пакета Proteus для проектирования виртуальных моделей МК-устройств, включающих не только цифровые и микропроцессорные элементы, но и аналоговые ключи и исполнительные устройства. Акцент сделан на образовательные цели и возможности использования пакета при подготовке специалистов по радиотехнике. Представленные примеры разработаны в приложении Proteus ISIS.
Особенности пакета. Кроме обширной библиотеки, включающей цифровые и микропроцессорные устройства, в ISIS присутствует ряд виртуальных приборов (вольтметров, амперметров, осциллографов, логических анализаторов и генераторов аналоговых и дискретных сигналов), с помощью которых возможно анализировать построенные схемы, контролировать состояние выполняемой программы, состояния регистров МК (рис. 1) и текущее состояние выбранных устройств. Все эти операции могут выполняться в режиме реального времени простыми манипуляциями с объектами на экране, поэтому появляется иллюзия работы с реальным оборудованием. Однако режим реального времени возможен только на простых устройствах или при использовании мощных рабочих станций (современным компьютерам в большинстве случаев быстродействия не хватает). Сложные устройства требуют много времени для моделирования, что несколько уменьшает полезность пакета, однако существует ряд приемов, позволяющих преодолеть этот негативный момент.
Главная привлекательность Proteus состоит в том, что богатые средства симуляции позволяют успешно создавать виртуальный прототип устройства и тестировать его работу перед созданием реального прототипа. В программную среду пакета Proteus могут встраиваться сторонние компиляторы языков Assembler и C, что позволяет разработчику пользоваться привычной средой программирования.
Proteus содержит объемную качественную библиотеку элементов, которые соответствуют стандарту P-Spice, а также уникальные цифровые VSM-модели, которые симулируют и анимируют работу цифровых устройств, построенных с использованием VSM, с максимальной производительностью. Таким образом, с использованием технологии VSM можно эффективно производить отладку устройства как в режиме реального времени, так и в пошаговом режиме. В качестве примера на рис. 1 изображены два окна, используемые для отладки схемы. Первое окно (рис. 1, а) отображает регистры МК /8051, условное графическое обозначение которого приведено на рис. 2. Изменения состояний регистров контролируются при выполнении подпрограммы обработки прерывания, исходный текст которой с добавлением адресов и, при необходимости, кодов ассемблированной программы представлен на рис. 1, б. Строка графического интерфейса на рис. 1, б содержит органы управления режимом отладки (в виде командных кнопок) и индикаторы установленных точек прерывания программы. Для отладки используются средства установки и управления точками останова, а также запуском и прогоном программы или ее фрагментов.
Пакет Proteus в основном предназначен для проектирования цифровых устройств, однако в нем также предусмотрены возможности симуляции аналоговых устройств.
Существует два режима симуляции устройств: цифровой режим с использованием только цифровых компонентов и смешанный режим. В цифровом режиме система VSM рассчитывает только логические состояния устройств. При этом достигается максимальная производительность симуляции. Такой режим целесообразно использовать для написания и отладки исходного текста программы устройства. Он особенно удобен для отладки про-
0051 CPU SourwCodu - U1 m
CA SOI • ■SO
0063 ooee 0067 006S 006Б MOV MOV Mavc IBDV 1H0VX DPTR ,#таЬ11 6,R7 a.ea+dpTr dptr,*OEOOh <?dpcr,4
00« 006F 0070 0071 007 + MOV MOV MOVC ™v movx DPTH,#t«bV2 a,R7 a,9a+dptr dptr,#ooooh ■3dptr,a □
0075 0076 INC RETI R7 -
SOil CPU Begiiters Щ
0
pc instruction
OOOO L]MP 0030
ACC 3 DPTK SP СА-ГЬО-Р oo <jq aooo or ooaooooo
FW FU R2 P.3 Ri RS R.G R7
oo oo oo oo oo oo oo oo
po PI P2 РЗ KON sbuf
Ff FF FF fF OO 00
TMF.0 TUR1 TMOC TtOI* PCON 0000 0000 00 00 00
I£ IP 00 00
TMRZ TCON RCAR
oooo oo oooo
-W
Рис. 1
б
а
U1
-L
i
-
_L
а
»xtah лцз .7jl
xtm.2
alfc
Ел
rst
pi 0 ps.owxd
в! 1 =3 5.tx0
pi j М-2ЛПТЙ
ol 3 P3KINT1
b1 4 p-. 4m
PI 5 p3 5/t1
PI В p3&wr
PI 7 Р1.7ЧО
„ж
ла
Ii
я л 11
17
S0C51
PROGStV.'-IMD ICOlNSft'f М ЕЖ
Рис. 2
граммно-аппаратных взаимодействий за счет дополнительных особенностей ISIS, в частности цветовой маркировки пинов и проводников схемы.
Для обозначения логических уровней используются цветовые маркеры состояния пинов (квадратики рядом с номером) МК /8051: красный - высокий уровень; синий - низкий уровень; серый -z-состояние; желтый (только в смешанном режиме) -предупреждение (warning) - критическое нестандартное состояние уровня, например перегрузка3.
Возможности пакета по использованию аналоговых устройств при их сопряжении с цифровыми элементами несколько ограничены производительностью Proteus VSM.
При исследовании аналого-цифровых моделей VSM работает в смешанном режиме (mixed mode)4. При этом модель оперирует с реальными рассчитанными напряжениями и токами, большинство цифровых устройств рассматриваются как потребители мощности.
В реальных устройствах значения уровней логических нуля и единицы могут отличаться от стандартных и определяются характеристиками компонентов и требуемыми условиями работы устройства. При проектировании смешанной модели, использующей как цифровые, так и аналоговые
IOW#
AD[0..7] £
CS1# —
8
элементы, необходимо это учитывать. В качестве примера рассмотрим устройство управления семи-сегментным жидкокристаллическим (LED) индикатором, схема которого представлена на рис. 3. Подробно об индикаторном устройстве см. [1], [2].
Схема состоит из двух регистров временного хранения RG1 и RG2, содержащих код сегмента и код включенного разряда; транзисторных драйверов Dr1 и Dr2, задающих необходимый импульсный ток свечения LED-индикаторов. Работа отдельных индикаторов разрешается сигналами C1...C4. Сигналы CS1# и CS2# разрешают запись информации, поступающей по шине данных AD[0..7], в регистры RG1 и RG2 соответственно, которая происходит по тактовому сигналу IOW#. Генератор формирует частоту сканирования Fsc, определяющую темп обновления содержимого регистров. Частота выбирается из соотношения 50n, где n - число разрядов индикаторного устройства.
Наибольший интерес для учебного процесса представляют схемы управления LED-индикато-рами, в частности режим запирания транзисторов управления сегментами Q1... Q7 и режим насыщения транзисторов управления разрядами (см. схему на рис. 4, где показаны транзисторы управления сегментами Q6 и Q7 и транзистор управления одним разрядом Q8). Для закрытия транзисторов Q6 и Q7 напряжение Uон ключей управления DD6, DD7 должно быть таким, чтобы разность Uбэ транзисторов Q1...Q7 была не более 0.7 В, т. е. U он ключа DD7:F должно быть больше 4.3 В. Это накладывает определенные ограничения на выбор типов ключей управления сегментами. Здесь должны быть использованы КМОП-ключи или ключи с открытым коллектором.
Установка значений напряжений на контактах питания цифровых устройств, по умолчанию на
И1
И2
ИЗ
И4
RG1
Dr1
7
1 RG2 Dr2
CS2# —
4
Ж
/7 /7 /7 /7
LI. LI. LI. LI.
C2
|с3 |c4
Генератор Fsc
• На вход запроса прерывания (R5.5) Рис. 3
FAQ по Proteus для начинающих и не только // URL:
3
http ://kazus.ru/forums/showthread. php?t=13198
4 Proteus ... // URL: http://downloads.labcenter.co.uk/proteus7brochure.pdf 40
1
DD7:E 4049 14 ^ 15 R6
PN3638A
R7
1200
<Q6
Q7
DD7:F 4049
1200
R14
PN3638A R15
D
30 SEG5
R18
700
30
SEG6
SEG0
SEG1
SEG2
!G3
G4
SEG5
SEG6
8
2
?
DD6:A 74S05 2N4401
Рис. 4
схемах в Proteus не отображаемых, производится в отдельном окне свойств цифровых устройств (рис. 5, на котором показана установка напряжений для DD6:A). Выбор значений напряжений питания происходит в соответствии с технической документацией используемого устройства (см., напр., [3]) и режимами его работы. Proteus позволяет обратиться к Интернету для получения параметров устройств непосредственно из окна свойств с помощью кнопки Data (рис. 5).
Второе ограничение - ток разряда, равный семикратному току сегмента, может составлять около 700 мА. Для обеспечения такого тока необходим более мощный ключевой транзистор, у которого, как правило, более низкий минимальный коэффициент усиления 20...50. В этом случае для ключевого транзистора Q8 (рис. 4) требуется обеспечить 1б = I0L = 14к 35 мА. Для обеспечения такого тока транзистор Q8 используется в режиме ключа с открытым коллектором.
Таким образом, в цепи управления разрядом используются транзистор (например, 74S05) в режиме ключа с открытым коллектором (Q8 на рис. 4)
Edit Hidden Power f^ns OK
Enter the name ol Ihe net -a hidden pin should connect 10. D-SM
PinGND. Hidden Pins
PnVCC: [72.4V] Cancel
OK Cancel
Рис. 5
и дополнительный подтягивающий резистор R18, задающий необходимый ток базы ключевого транзистора Q8, если ключ DD6 закрыт. Когда же ключ открыт, то он принимает ток резистора на себя, а ключевой транзистор Q8 остается в закрытом состоянии, так как Uб = Uql < 0.7 В. Изменение напряжения U ql ключа с открытым коллектором по аналоговому закону в зависимости от протекающего тока описывается соответствующей моделью. Остальные разряды LED-индикатора управляются аналогичными схемами.
К сожалению, применяемые в пакетах автоматизированного проектирования модели, как правило, воспроизводят характеристики компонентов неточно. В Proteus большинство моделей выполнено достаточно точно, чтобы не прибегать к дополнительным мерам корректировки, однако следует помнить, что ошибка существует и может себя проявлять преимущественно в высокочастотных системах. В таких случаях необходимо дополнительно корректировать внутреннее сопротивление и паразитные емкости элементов. На низких частотах (и в учебных целях) ошибкой воспроизводства характеристик можно пренебречь.
Модели микропроцессорных устройств представляют большие возможности для исследования временных диаграмм функционирования цифровых схем. В качестве примера на рис. 6 представлена временная диаграмма, иллюстрирующая токи, проходящие через разрядные ключи индикаторного устройства. Импульсные значения тока в каждый момент времени зависят от количества включенных сегментов.
Временная диаграмма на рис. 7 представляет активность подпрограммы обработки прерывания от генератора частоты сканирования. На ней представлены характеристики подпрограммы (ее длительность, наличие трех стробов управления регистрами временного хранения сегментной и разрядной информации (SNB_SUB - строб активности подпрограммы обработки прерываний микропроцессора; U8(P3.6/WR) : строб 1 - сброс разрядной информации; строб 2 - ввод новой разрядной информации для третьего разряда; строб 3 - запись разрядной информации, разрешение свечения третьего разряда)), состояния шины данных (RGSEG[0..7]) и стробов управления разрядами (R16(1), R8(1), R23(1), R24(1)). Временная диаграмма дает исчерпывающую информацию о взаимодействии аппаратных и программных средств индикаторного устройства.
S
S
I, мА 600 500 400 300 200 100 0
-100
ANALOGUE CURRENT
1 Разряд 1
/ Разряд 4 Разря \ д 5
Разряд 2 \
/ ■ 1
д я р 1 1 1 | '
з а 1
1 1 !
0
RGSEG[0..7]
R16(1)
R8(1)
R23(1) R24(1) STB_SUB
U8( P3.6/WR)
10
15
20
25 Рис. 6
30
35
40
45
t, мс
ANALYSIS SEPERATOR
03
07
t, мс
11.98
11.99
12.00
12.01
12.02 Рис. 7
12.03
12.04
12.05
12.06
При всей своей универсальности рассмотренный пакет автоматизированного проектирования Proteus не свободен от недостатков, среди которых можно отметить следующие:
- нерациональное использование ресурсов рабочей станции: использование одного ядра процессора даже при наличии нескольких ядер (проблема, характерная и для многих других систем автоматизированного проектирования);
- в некоторых моделях VSM обнаружены несоответствия, например модель /8155 имеет ограниченное применение из-за невозможности использовать некоторые режимы (в частности, не работает режим ALT4);
- низкая частота смены кадров в режиме анимации при использовании аналоговых примитивов.
На основании представленного в настоящей статье рассмотрения следует сделать вывод, что
САПР Proteus является фактически единственной программой, в которой удобно совмещены основные средства и инструменты для эффективной разработки микропроцессорных устройств. Большое количество файлов-примеров облегчает разработчику понимание принципов работы программы, а также позволяет эффективно строить новые устройства. Легкость доступа к технической документации и простое управление пакетом делают его незаменимым виртуальным инструментом построения микропроцессорных устройств. Несмотря на трудности согласования аналоговых и цифровых устройств, существуют решения этой проблемы, что делает весьма полезным использование пакета для построения реальных устройств, а также для его использования на стадии начального изучения микропроцессорной техники.
5
СПИСОК ЛИТЕРАТУРЫ
1. Трамперт В. Измерение, управление и регулирование с помощью AVR микроконтроллеров. М.: МК-Пресс, 2006. 208 с.
2. Смирнов Б. И. Проектирование микроконтроллеров: учеб. пособие. СПб.: Изд-во СПбГЭТУ "ЛЭТИ", 2008. 96 с.
A. S. Vaskov, B. I. Smirnov Saint-Petersburg state electrotechnical university "LETI"
3. Пухальский Г. И., Новосельцева Т. Я. Цифровые устройства: учеб. пособие для втузов. СПб.: Политехника, 1996. 885 с.
Use of the Proteus design suite for virtual models of microprocessor devices
The growing popularity of the Proteus Design suite for designing virtual models of digital devices is described. The package structure, the main features and advantages in comparison with competitive decisions is given. The problem of coordination of digital and analog devices is considered.
Proteus, virtual model, microcontrollers design, programming, simulation, package design, VSM, education
Статья поступила в редакцию 31 марта 2013 г.
УДК 621.396.969.1:621.396.3
А. В. Зенькович
Нижегородский государственный технический университет
им. Р. Е. Алексеева
Способ снижения влияния изменений амплитуд сигналов в радиолокационных и радионавигационных фазовых системах
Изложен новый компенсационный способ уменьшения амплитудно-фазовой конверсии, обусловленной изменениями в широких пределах амплитуд сравниваемых входных сигналов в радиолокационных и радионавигационных системах. Дано теоретическое обоснование способа и обсуждены его особенности. Приведены результаты экспериментальной проверки метода, даны рекомендации по его использованию.
Изменение амплитуд сигналов, амплитудно-фазовая конверсия, фазовые системы
В каналах фазовых систем для подавления изменений амплитуды сигнала и поддержания ее постоянной на входе фазового детектора используются ограничители. Однако для них характерна амплитудно-фазовая конверсия - обусловленные изменениями амплитуды сигнала фазовые сдвиги, существенно ухудшающие основные технические характеристики фазовых систем [1].
В фазовых измерительных системах и в фазометрах одно из входных напряжений - опорное -обычно имеет постоянную или незначительно изменяющуюся амплитуду, в то время как амплитуда второго может изменяться в широких пределах в соответствии с условиями измерения. Возникающая при этом амплитудно-фазовая погреш-
ность в несколько раз превышает основную погрешность измерения. Разработанный для этого случая способ уменьшения амплитудно-фазовой погрешности изложен в [2].
Более общим (характерным для радиолокационных и радионавигационных фазовых систем) является изменение в широких пределах амплитуд обоих входных сигналов. Способ уменьшения амплитудно-фазовой конверсии для этого более сложного случая рассмотрен в [3]. Он основан на использовании особенности прохождения сигналов через преобразователь частоты, состоящий из смесителя с фильтром разностной частоты и гетеродина.
© Зенькович А. В., 2013
