CC BY
28
Труды Международного симпозиума «Надежность и качество», 2018, том 1
Граничное условие печатной платы оказывает большое влияние на вибрационные характеристики печатной платы. При моделировании с помощью программного обеспечения конечных элементов (CREO) необходимо определить граничное условие, которое согласуется с реальной ситуацией. Кроме того, способ крепления платы надо проработать на этапе компоновки до процесса ее детального проектирования.
Наличие тяжелых электронных компонентов на печатной плате обычно уменьшают ее собственную частоту, поэтому, в процессе модального анализа необходимо это учитывать путем добавления сосредоточенной массы в модель. Также необходимо заранее проработать способ фиксации платы в месте установки тяжелых компонентов на этапе компоновки.
ЛИТЕРАТУРА
1. Steinberg D. S., Yong Chang, etc. Electronic equipment thermal cycling and vibration fault prevention [M]. Aviation Industry Press, 2012. (in Chinese)
2. Лозовой И.А., Турецкий А.В В. Разрушение паяных соединений и анализ причин возникновения разрушений / Труды междунар. симпоз. «Надежность и качество», г. Пенза. 2011. Т.2. С.184-186
3. Banu Aytekin. Vibration Analysis of PCBs and Electronic Components // Middle East Technical University. 2008. P. 135. URL: http://etd.lib.metu.edu.tr /upload/3/12 60 94 4 4/ index.pdf (дата обращения 01.03.2017).
4. Автоматизированная система АСОНИКА для моделирования физических процессов в радиоэлектронных средствах с учетом внешних воздействий / под ред. Шалумова А.С. М.: Радиотехника, 2013. 424 с.
5. Иевлев П.В., Климов А.И., Муратов А.В., Сидоров Ю.В., Турецкий А.В. Этапы моделирования механических характеристик радиоэлектронных модулей третьего уровня // Радиотехника. 2014. № 11. С. 41-43.
6. Иевлев П.В., Климов А.И., Муратов А.В., Сидоров Ю.В., Турецкий А.В. Моделирование механических характеристик радиоэлектронных модулей третьего уровня // Радиотехника. 2014. № 11. С. 37-40.
7. Турецкий А. В. Разработка подсистемы постановки начальных и граничных условий при моделировании механических характеристик конструкций РЭС в системе PRO/ENGINEER / Труды междунар. симпоз. «Надежность и качество». г.Пенза. 2011. Т.1. С.335-336
8. Иевлев П.В., Муратов А.В., Слинчук С.А., Тураева Т.Л., Турецкий А.В. Оптимизация процессов проектирования радиоэлектронных модулей третьего уровня средствами Creo Parametric 3.0 // Вестник Воронежского государственного технического университета. 2016. Т. 12. № 6. С. 96-103.
УДК 50.41.00
Чесаков В.С., Сотов Л.С.
Саратовский государственный университет имени Н. Г. Чернышевского, Национальный исследовательский Саратовский государственный университет (СГУ), Саратов, Россия
ИСПОЛЬЗОВАНИЕ КОДОВ ЛЕМЕРА ДЛЯ УПРАВЛЕНИЯ МНОГОУРОВНЕВОЙ СХЕМОЙ
Коды Лемера используются для кодирования перестановок элементов множества. Мы обнаружили изоморфизм битов кода Лемера и элементов модифицированной многоуровневой коммутационной схемы Бенеша. Это может быть использовано для управления электронными и оптическими многоуровневыми коммутационными схемами.
Ключевые слова:
ОПТИЧЕСКАЯ МНОГОУРОВНЕВАЯ КОММУТАЦИОННАЯ СЕТЬ, СЕТИ БЕНЕША, ПЕРЕСТАНОВКА ЭЛЕМЕНТОВ МНОЖЕСТВА, КОДЫ ЛЕМЕРА, МАНИПУЛЯЦИЯ БИТАМИ
Электронные и оптические многоуровневые сети широко используются в средствах коммуникаций, и компьютерных системах [1]. Создание новых алгоритмов управления такими сетями связано с решением ряда прикладных задач обработки информации в различных областях: генерация шумов [2], кодирование [3], системы связи [4], криптографические шифры [5], комбинаторные автоматы [6].
В данной статье доказано, что коды Лемера [7] биективно отображаются на элементы управления модифицированной многоуровневой коммутационной схемой Бенеша. Это может быть использовано для управления такими электронными и оптическими схемами.
Модифицированная многоуровневая коммутационная схема Бенеша
Модифицированная многоуровневая переключательной схема Бенеша позволяет выполнить любую перестановку входных данных.
Диаграмма орграфа одного из вариантов схемы для формирования разбиений для случая п = 16, и = 1 приведена на рис. 1. Перестановки являются частным случаем разбиения при и = 0. Согласно результатам работы [8] матрица осуществляет упорядоченное разбиение исходного п элементного
множества S, где n
2k
на подмножества одина-
ковой мощности равной 2и, где ие{0,1,2,...,к — 1} , при этом число управляемых переключателей матрицы составляет п -(1од2(п)-и/2-1)+1.
—lmt| (i + 2
—m— i
-1 jmod n
Входная часть матрицы состоит из управляемых и неуправляемых переключателей Тц, где I = 1,и , Выходная часть состоит из аналогичных Уед, где 5 = 1,и ,
J = 1,k — 1
управляемых
переключателей
g = 1,к — и , и < к . Неуправляемые переключатели не имеют входа управляющего кода и осуществляют фиксированное соединение первого входа с первым выходом, второго входа со вторым выходом. На первом уровне один переключатель Т31 неуправляемый. На втором уровне неуправляемых переключателей два (Т42, Т52), на третьем - четыре (Т13, Т33, Т53 и Т73).
Переключатели составляют входную часть матрицы С п/2-линиями и ( к —1 )-уровнями ¥г,., ¥к-1, и выходную часть матрицы с п/2-линиями и (к-и)-уровнями 01,.,0к-и. Каждый переключатель ТШ
уровня т = (1,к — 2) входной части матрицы своими выходами соединен с входами данных переключателей ТЬг=и, ТргШи уровня ш+1. Каждый переключатель
V
уровня т = (1,к — и —1) выходной части матрицы своими выходами соединен с входами данных переключателей Уь,=и, Ур,=и уровня =+1. Причем на соединения накладываются ограничения:
-1
+1 < p < 2к
int
(i + 2к
+1 < h < 2k
-1 jmod n
'int
Л
1
+1
+1
где int - функция выделения целой части; j+2
-1)mod n
операция вычисления остатка от частного
i + 2k
'-1
2k-m-1int
n
Труды Международного симпозиума «Надежность и качество», 2018, том 1
J11 T12 T13 V11 V12 Vi3
р1 р2 ¥ъ в1
Рисунок 1 - Диаграмма орграфа одного из вариантов коммутационной матрицы формирователя упорядоченных разбиений для случая п = 16, и = 1
Переключатели входной части матрицы соединены так, что на уровне ¥1 входное множество Б исходных данных разбивается на 2 множества Б11 и Б21, причем | Би | = | Б211 . На следующем уровне ¥2 каждое из множеств Б11 и Б21 разбивается на 2 множества Б12 , Б22 и Б32 , Б42 , Причем | Б12 | = |Б22 | = | Б32 | = |Б42| . Для обеспечения работы алгоритма настройки матрицы, приведенного выше, каждый переключатель уровня д<к выходной части матрицы может быть соединен через промежуточные переключатели с переключателями только одного из множеств Б1гк-д уровня к-д входной части матрицы.
На уровне 01 входные данные выходной части матрицы разбиваются на 2 множества П11 и П21, причем | П11МП211 , и любой элемент множества П11 больше каждого из элементов множества Пи. На следующем уровне 02 каждое из множеств П11 и П21 разбивается на 2 множества П12, П22 и П32, П42, причем | П121 = | П22 | = |Пз21 = |П421 , и элементы множества П12 больше элементов множества П22, элементы множества П22 больше элементов множества П32, элементы множества П32 больше элементов множества П42.
Коммутационная матрица формирователя упорядоченных разбиений осуществляет полную перестановку элементов при и=0. Тогда количество управляемых переключателей матрицы составляет п -(1од2(п)-1)+1, т. е для управления матрицей необходимо п-(1од2(п)-1)+1 битов информации. В случае выполнения перестановок будем называть
матрицу модифицированной многоуровневой коммутационной схемой Бенеша.
Векторы инверсий и перечисление перестановок
На векторах инверсий основан один из способов перечисления перестановок. Пусть X = (Х1, Х2, ..., хп) - некоторая перестановка элементов 1, 2, ..., п. Пара (х±, xJ) называется инверсией, если 1 < /г а х± > х-/. Вектором инверсий называют упорядоченное множество П = (Л, 6.2, ..., Сп) , где С- -количество элементов х± таких, что пара (х1Г х-) является инверсией. Иными словами С- - это число элементов, больших х- и стоящих в перестановке X
слева от xj. Очевидно, что di = 0 и 0
dj < j.
Вектор инверсий однозначно определяется по перестановке. С другой стороны, по корректному вектору инверсий однозначно восстанавливается перестановка.
Рассмотрим алгоритм преобразования вектора инверсий С = (Со, 61, ..., Сп-1) в перестановку о = (Оо, 01, ..., Оп-1).
Пусть Б - первоначально пустой упорядоченный список, Для 1 от п-1 до 0 необходимо вставить элемент 1 на место в списке Б. Элементы списка Б в конечном итоге составят исходную перестановку о.
Шаги алгоритма формирования перестановки о = (2, 3, 1, 0) по вектору инверсий С = (0, 0, 2, 3) показаны в табл. 8.
Алгоритм формирования перестановки о = (2, 3, 1, 0)по вектору инверсий d
Таблица 8 (0, 0, 2, 3)
Шаг 1 Шаг 2 Шаг 3 Шаг 4
Множество Элементы Множество Элементы Множество Элементы Множество Элементы
i 3 2 1 0 i 3 2 1 0 i 3 2 1 0 I 3 2 1 0
d 0 0 2 3 d 0 0 2 3 d 0 0 2 3 d 0 0 2 3
S 3 (элемент 3 на 0-е место) S 2 3 (элемент 2 на 0-е место) S 2 3 1 (элемент 1 на 2-е место) S 2 3 1 0 (элемент 0 на 3-е место)
Соответственно для конвертации бинарной строки из формата хранения согласно данным работы [3] с использованием в качестве дескриптора формата вектора инверсий С может использоваться следующий алгоритм.
Пусть Б - первоначально пустой упорядоченный список, Для 1 от 0 до п-1 необходимо вставить
Алгоритм формирования вектора инверсий d =
элемент а± на место в списке Б. Элементы
списка Б в конечном итоге составят вектор Ь в обратном порядке.
Шаги алгоритма формирования вектора инверсий С = (0, 0, 2, 3) по перестановке о = (2, 3, 1, 0) представлены в табл. 2.
Таблица 2
(0, 0, 2, 3) по перестановке о = (2, 3, 1, 0)
Шаг 1 Шаг 2 Шаг 3 Шаг 4
Множество Элементы Множество Элементы Множество Элементы Множество Элементы
i aa a1 a2 a3 i a0 a1 a2 a3 i a0 a1 a2 a3 i a0 a1 a2 a3
d 0 0 2 3 d 0 0 2 3 d 0 0 2 3 d 0 0 2 3
S a0 (элемент a0 на 0-е место) S a1 a0 (элемент a1 на 0-е место) S a1 a0, a2 (элемент a2 на 2-е место) S a1 a0 a2 a3 (элемент a3 на 3-е место)
Таким образом, перестановку по такому алгоритму можно записать в виде
(а,а,а,а) —>(а3,а,а,а) •
Очевидно, что этот алгоритм довольно трудоемкий для шифрования/дешифрования в режиме реального времени, так как количество операций составляет 0(п2) и не подлежит распараллеливанию, поскольку на 1-м шаге мы не можем определить окончательный индекс текущего элемента.
В работе [9] показано, что описания произвольной перестановки в методе динамического форматирования для каждого форматируемого блока длиной 16 битов используется дескриптор формата длиной 60 битов (с учетом, что последняя строка дескриптора однозначно вычисляется). В общем случае для блока размером п битов длина дескриптора в битах вычисляется по формуле й=(п-1)-[ 1од2 (п)].
Перестановки чисел от 1 до
Такое представление обладает избыточностью п-1од2(в) . Этот уровень избыточности можно существенно уменьшить, используя представление перестановок в виде кода Лемера, или в виде координат вектора инверсий.
Эти представления являются наиболее компактными однозначными представлениями перестановок. Например, для данной перестановки о длиной п вектором инверсий является вектор ё длиной п, 1-й элемент которого вычисляется как количество элементов в перестановке о, больших, чем 1, расположенных слева от 1.
Примеры перестановок чисел от 1 до 4, т. е. п = 4, и векторы инверсий для них приведены в табл. 9.
Таблица 9
4 и векторы инверсий для них
Перестановка о Вектор инверсий d Примечание
1 2 3 4 0 0 0 0 Перестановка 1
1 2 4 3 0 0 0 1 Перестановка 2
1 3 2 4 0 0 1 0 Перестановка 3
4 3 2 1 0 1 2 3
1..4 1..4 1..4 1..4 0..0 0..1 0..2 0..3 Возможные значения для 1-го элемента
2 бита 2 бита 2 бита 2 бита 0 битов 1 бит 2 бита 2 бита Кол-во информации для 1-го элемента
8 битов 5 битов Кол-во информации
В общем случае для перестановки длиной п соответствующий вектор инверсий потребует ^ битов информации:
к=Ë[iog2
(1)
Квадратные скобки в выражении (1) означают, что берется ближайшее целое число, большее 1од2 (1).
В выражении (1) положим п=2ш, где
т= 1,2,3,...,к Можно доказать, что
= ЕРоб,'] = 2"(108,(2")-1) +1 • (2)
¡=1
Доказательство (2) проведем по индукции. Для т=1 выражение (2) верно. Пусть оно верно для т, докажем его для т+1
йш+1=2т+1 (1од2 (2т+1) -1)+1=2-2т -1од2 (2т)+1=
=«„+2т-1од2(2т+1). (3)
С другой стороны согласно (1)
2"+1 2" 2"+1 2" N"+1 = 1 Ров,¡] = 1>б2¡] + I Ров,¡] = ^ + 5>ба(/+2")] (4)
Рассмотрим сумму ^[log2(i + 2m)] из (4) . Она
со-
i =1
держит 2" слагаемых длиной log2(2"+1) битов, поэтому X[log2(i + 2m)] = 2m • lo^(2m+1) и
i =1
(5)
^+1 =1 [1об2 ¡] = N" + 2" • 1об2(2"+1) .
¡=1
Равенство (5) является доказательством выражения (2).
Некоторые значения т, п, Ыт, вычисленные с использованием выражения (2) представлены в табл. 10.
Таблица 10
Длина кода Лемера и число битов управления модифицированной схемой Бенеша Кт для различных значений т
m n Nm
1 2 1
2 4 5
3 8 17
4 16 49
5 32 129
6 64 321
7 128 769
8 256 1793
9 512 4097
Анализируя (2), заметим, что каждому биту вектора инверсий соответствует ровно один бит управления модифицированной схемы Бенеша, при этом обратное отображение обладает тем же свойством. Следовательно, компоненты векторов инверсий биективно отображаются на биты управления модифицированной схемой Бенеша.
Заключение
В работе представлена модифицированная многоуровневая коммутационная схема Бенеша. Число переключателей схемы составляет
N = п • (1об (п) -1) + 1 ,
где п=2т - число входов схемы. Доказано, что компоненты векторов инверсий, представляющие собой код Лемера, биективно отображаются на биты управления модифицированной схемой Бенеша.
Таким образом коды Лемера хорошо подходят для управления модифицированными схемами Бенеша, и их можно использовать для управления оптическими многоуровневыми коммутационными схемами, в комбинаторных автоматах, алгоритмах реализации и перечисления перестановок манипуляции битами данных в ЭВМ [ 10].
ЛИТЕРАТУРА
1. Mahsa Moazez,Farshad Safaei, Majid Rezazadeh Design and Implementation of Multistage Interconnection Networks for SoC Networks // International Journal of Computer Science, Engineering and Information Technology (IJCSEIT), 2012. October №5 Vol.2.
2. Молодченко Ж. А., Сотов Л. С., Харин В. Н. Математические модели стохастического формирования изоморфных представлений структурных элементов данных в ЭВМ // Гетеромагнитная микроэлектроника : сб. науч. тр. Саратов : Изд-во Сарат. ун-та, 2008. Вып. 4 : . Гетеромагнитная микро- и наноэлектроника. Системы информационной безопасности. Прикладные аспекты. С. 29-41.
3. Молодченко Ж. А., Сотов Л. С., Харин В. Н. Аппаратный акселератор сервера форматирования данных // Надежность и качество : тр. междунар. симпозиума. Пенза, 2007. Т. 1. С. 134-136.
i=1
4. Ляшенко А.В., Сотов Л.С., Хвалин А.Л., Чесаков В.С. Микропроцессор с ускоренной манипуляцией битами данных для обработки сигналов в системах связи // Гетеромагнитная микроэлектроника. 2015. № 18. С. 72-81.
5. Молдовян Н. А., Молдовян А. А., Алексеев Л. Е. Молдовян Н. А., Молдовян А. А., Алексеев Л. Е. Перспективы разработки скоростных шифров на основе управляемых перестановок // Вопросы защиты информации. 1999. № 1. C. 41-47.
6. Соболев С. С., Сотов Л. С., Харин В. Н. Алгоритм работы и модель функционального генератора перестановок // Информационные технологии. 2010. № 4. С. 41-46.
7. D.H. Lehmer "Teaching combinatorial tricks to a computer", Proc. Sympos. Appl. Math. Combinatorial Analysis, Amer. Math. Soc. 10: 179-193.
8. Сотов Л. С. Комбинаторная модель функционального формирователя разбиений бинарного множества // Информационные технологии. 2010. № 10. С. 46-52.
9. Соболев С. С., Сотов Л. С., Харин В. Н. Алгоритм работы и модель функционального генератора перестановок // Информационные технологии. 2010. № 4. С. 41-46.
10. Назаров С. И., Ляшенко А. В., Сотов Л. С., Хвалин А. Л. Проектирование микропроцессора c расширенным набором команд манипуляции битами данных на базе архитектуры 0PENRISC1200 // Гетеромагнитная микроэлектроника:. Изд-во Сарат. ун-та, 2014. Вып. 17. С. 50-65.
УДК 621.373.54, 517.9 Чесаков В.С., Сотов Л. С.
Саратовский государственный университет имени Н. Г. Чернышевского, Национальный исследовательский Саратовский государственный университет (СГУ), Саратов, Россия
ЦИФРОВОЙ ФОРМИРОВАТЕЛЬ СЛУЧАЙНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ
В работе предложена методика создания формирователей случайных сигналов на базе последовательной логики. Формирователь описывается дискретным модельным отображением. Особенностью предложенного решения является равномерная функция распределения генерируемой двоичной последовательности и реализуемость на стандартной цифровой элементной базе.
Ключевые слова:
ФОРМИРОВАТЕЛЬ СЛУЧАЙНЫХ СИГНАЛОВ, ДИНАМИЧЕСКИЙ ХАОС, ДИСКРЕТНОЕ ОТОБРАЖЕНИЕ, РАСПРЕДЕЛЕНИЕ ВЕРОЯТНОСТЕЙ
Результатам исследования способов построения генераторов случайных сигналов посвящено большое количество работ, среди которых особую практическую значимость имеют решения, позволяющие использовать цифровые технологии. Цифровые генераторы случайных последовательностей технологичны, имеют низкую себестоимость и высокую надежность. Цифровые технологии обработки позволяют использовать различные встроенные системы контроля режима функционирования ФСС [1, 2], что существенно повышает их надежность.
Для приложений обычно требуются ФСС с равномерным распределением вероятностей выходной последовательности. При этом большинство существующих генераторов хаоса формируют сигналы, распределенные неравномерно, и для изменения функции распределения требуется процедура преобразования, например, связанная с перестановками битов последовательности, которая может выполняться программно [3] или аппаратно [4, 5, 6], что усложняет схему устройства и снижает производительность при использовании устройств с последовательной обработкой. Для ускорения выполнения программного преобразования используются специальные инструкции манипуляции битами данных микропроцессора [7, 8]. Таким образом, ФСС с изначально равномерным распределением предпочтителен.
В данной статье описывается методика создания и алгоритм работы ФСС с использованием последовательной логики, моделируемый кусочно-линейным отображением. Отличительной особенностью предложенного решения является простота и возможность реализации в виде встроенной системы на кристалле.
Методика построения и модельное отображение ФСС
Основным элементом предлагаемого ФСС является цифровое устройство, перечисляющее при поступлении тактовых импульсов свои состояния Хкг1, где к е {1,2,...,Ь} - номер устройства, / е {1,2,...,М} -номер состояния. Таким устройством может быть двоичный счетчик, формирователь псевдослучайной последовательности (ПСП), перечислитель перестановок [9, 10] и т.п. Каждое состояние устройства перечисления представим в виде его порядкового номера, т.е. целого числа в диапазоне от 1 до И, т.е. х^,. е {1,2,...,М} .
Будем считать Хк, начальным состоянием устройства с номером к. Тогда длительность процесса пересчета из состояния Хк,± в начальное состояние Хк,1 составляет
Тк,! =(И- Xk,i)/f, (6)
где f - частота тактового генератора.
Пусть текущие состояния устройств пересчета Х1,п, Х2,п,..., Хь,п, тогда, учитывая (6), сум-
марная длительность процесса последовательного пересчета из состояния Х1,п, Х2,п,..., Хь,п в начальное состояние составляет:
Тп = (М-Х1,п)/£и+(И-Х2,п)/£12+...+ (М-Х1,п)/£1ь, (7) где й.2,...,й.ь- частоты тактовых генераторов,
подключенных к соответствующему устройству пересчета, п - порядковый номер состояния устройства последовательного пересчета.
Введем безразмерное время т=t• fg, где fg - частота базового тактового генератора. Тогда из (7) следует:
Тп =(И-Х1,п)" fg/fl1+(И-X2,n)
fg /^2 + ...+ (И-Хь,п) ^д /Йь. (8)
Если тактовые импульсы с частотой fg подать на одно из устройств перечисления состояний с индексом к, то за время Тп это устройство из начального состояния Хк,1 перейдет в состояние Хк, п+1
Таким образом:
Хк,п+1=((И-Х1,п) fg/fl1+(И-X2,n) fg/fl2 + .
+ (M-XI,n)•fg /Ль) -тоС(И). (9)
Для ь устройств пересчета уравнения (9)
можно записать в матричном виде
(
fg fg.
fg.
\
fii fi2 fi L
fg JL . . fg-
f2i f22 f2 L
fg A . . fg-
fLi fL2 fLL
f Xi,„+i
X 2,n+1 X t Hil
Модельное отображение имеет вид:
f M - Xin „
M - X 2, , M -X,,
mod(M )
(10)
(10) для случая L=1
fg
Xin+1 = •(M - Xin ) mod(M ) . J ii
Для случая имеет вид:
X,,
L=2 модельное отображение
X
A
fii fg_
fix
f ^ J g
fi:
fg f22 У
M - Xi, n M - X,
mod(M )
(11) (10)
(12)
Это [11,12]
отображение исследовалось в работах В работе [13] сформулированы условия безопасности формирователя случайных сигналов (ФСС) в системах информационной безопасности.
