CC BY
151Компоненты и технологии, № 3'2003
Окончание. Начало в № 2
Интерфейсные микросхемы
компании STMicroelectronics и особенности их применения
Анатолий Юдин, к. т. н.
info@stmicro.ru
е-
Таблица 7. LVDS
LVDS (Low Voltage Differential Signalling) — это специфичная разработка для высокоскоростной передачи на коротких расстояниях с синфазными сигналами 1 В и дифференциальной передачей данных с малыми сигнальными уровнями, преобразованных по стандарту ANSI TIA/EIA 644.
В последнее время у специалистов проявляется все больший интерес к данному стандарту, так как он позволяет обеспечивать передачу широкополосных сигналов, например, видеоинформации в режиме реального времени. Но вместе с тем возникает и много вопросов по его практической реализации. Публикации по данному интерфейсу показывают, что его можно реализовать с помощью большинства известных технологий, например, на полосковых линиях, с использованием коаксиального кабеля или оптоволокна. Все тонкости сводятся к вопросам линейного согласования и согласования со стандартной логикой на приемном конце.
Компания ST производит несколько типов интерфейсных схем для данного стандарта, общие данные о которых приведены в таблице 7.
Последними разработками компании в этой области являются высокоскоростные интерфейсные схемы STLVDS31, STLVDS32 и STLVDS104.
STLVDS31 и STLVDS32 содержат по четыре дифференциальных линейных передатчика и приемника для реализации стандарта LVDS. Они преобразуют 5-вольтовые логические уровни напряжений TTL (LVTTL) в дифференциальный стандарт (типа TIA/EIA-644) при питании схем от источника 3,3 В с обеспечением скорости передачи до 400 Мбит/с.
Компания ST рекомендует использовать данные схемы для принтеров, факсов, базовых станций и местных линий беспроводной связи. Эти схемы полностью совместимы с аналогичными схемами DS90LV031A/032A, AM26LS31/2, SN65LVDS31/2 и близки по параметрам к MAX9124/26. Схема их применения показана на рис. 9.
ST тип Описание Температура Корпус
STLVDS111BF Программируемый, низковольтный, дифференциальный формирователь 1:10 тактовых импульсов [УРБ -40 до 85 TQFP32
STLVDS31BD/BT Высокоскоростные дифференциальные линейные драйверы -40 до 85 SO-16/ TSSOP16
STLVDS3487BD/BT Высокоскоростные дифференциальные линейные драйверы -40 до 85 SO-16/ TSSOP16
STLVDS32BD/BT Высокоскоростные дифференциальные линейные драйверы -40 до 85 SO-16/ TSSOP16
Enable
Data Input 1 /4 STLVDS31
RT lOOn
1 1 /4 STLVDS31 U+\ Data Output
Рис. 9. Схема применения STLVDS31/32
Основные характеристики данных схем [6, 7]:
• Порог по входному дифференциальному сигналу составляет 100 мВ (макс. для STLVDS32).
• Типовое время задержки сигнала составляет 1,7 нс для STLVDS31 и 2,5 нс для STLVDS32.
• Рассеиваемая мощность 25 мВт для STLVDS31 и 60 мВт для STLVDS32 на один передатчик или приемник на частоте 200 МГц.
• Выход передатчика переходит в состояние высокого импеданса при отключении линии или питания. Открытые входы приемников полностью защищены (STLVDS32).
• Типовое выходное дифференциальное напряжение сигнала 350 мВ при нагрузке 100 Ом. STLVDS104 — четырехпортовая микросхема
LVDS с четырехпортовой «TTL-схемой» LVDS-повторителей для стандарта ANSI EIA/TIA-644. Состоит из дифференциального линейного приемника с входом LVTTL, связанного с четырьмя дифференциальными линейными передатчиками, которые обеспечивают электрические характеристики LVDS для передачи данных «точка — точка» по согласованной линии с полным сопротивлением приблизительно 100 Ом. В качестве линии передачи могут использоваться полосковые линии на печатной плате, объединительная панель или кабель. Наличие передатчиков, интегрированных на одной подложке с приемником, наряду с низким коэффициентом асимметричности импульсных сигналов, обеспечивает чрезвычайно точную юстировку сигналов синхронизации. Это особенно удобно в распределении или расширении сигналов тактовой синхронизации, или потока данных, передаваемых последовательно. Специально для распределительных задач компанией ST разработана программируемая схема STLVD111, содержащая 10 дифференциальных линейных передатчиков. Функциональное устройство схемы STLVDS104 показано на рис. 10 [8].
Данная микросхема электрически совместима с выходами внешних сетевых устройств LVDS, PECL, LVPECL, LVTTL, LVCOMOS, GTL, BTL, CTT, SSTL
Компоненты и технологии, № 3'2003
РЕСІ.
ІУРЕСІ.
ЕСІ.
_гии
_гии
_гии
ЛУМ
Рис. 11. Виды дифференциальных сигналов
• согласующие резисторы следует располагать как можно ближе к выходным контактам;
• рекомендуется поверхностный монтаж. Для ЬУБ8 всегда требуется нагрузка 100 Ом
между дифференциальными выходами, потому что они работают подобно источнику тока 3,2 мА с внутренним сопротивлением 100 Ом. Такая же нагрузка включается на конце дифференциальной линии с полным сопротивлением 50 Ом. LVDS-технология не зависит от применяемого источника питания. Это позволяет осуществлять простые схемные решения для понижения питающих напряжений типа 3,3 В или даже 2,5 В, с сохранением всех преимуществ LVDS. Схема согласования стандартной дифференциальной линии LVDS показана на рис. 12.
или ГО^ и обеспечивает скорость передачи данных до 630 Мбит/с. Входные уровни дифференциального приемника 100 мВ. Питание от 3,3 В. Типовое напряжение выходного дифференциального сигнала 350 мВ при нагрузке 100 Ом. Время задержки сигнала составляет до 3,1 нс. Имеется защита от электростатики на 7 кВ.
Как отмечалось выше, основные трудности при применении стандарта LVDS состоят в построении согласованной дифференциальной линии и сопряжения ее с используемой логикой.
Рассмотрим варианты схемных решений, обеспечивающих сопряжение некоторых из популярных стандартных дифференциальных логических семейств микросхем и LVDS-технологии [2].
LVDS-сигналы — дифференциальные сигналы с размахом от 250 до 400 мВ, смещенные относительно нуля DC на 1,2 В. Требуются определенные меры для их сопряжения с дифференциальными специализированными микросхемами, выполненными по КМОП-и БиКМОП-технологии с питанием 3,3 В или стандартной логикой, питающейся от 5 В. LVDS, LVPECL, PECL и ECL — это все дифференциальные технологии, но с различными колебаниями и смещениями (рис. 11).
2=50П
>
1?=100П
г=50п
ковольтовых приложений LVPECL нужен источник питания 3,3 В. Схема сопряжения линии передачи в данном случае имеет вид, изображенный на рис. 14.
Рис. 12. Схема согласования типовой линии ЬУРБ
БСЬ — первое дифференциальное высокоскоростное логическое семейство и на сегодня остается самым быстрым семейством цифровой логики. Однако существенным недостатком этой технологии является используемое обычно отрицательное напряжение источника питания. ECL-выходы — это открытые эм-митерные выходы, для которых требуется отрицательное напряжение питания, большее, чем напряжение нижнего логического уровня. Конфигурация линии передачи LVDS с использованием микросхем с логикой ECL показана на рис. 13.
РБСЬ в противоположность технологии ECL требует положительное напряжение источника питания. Технология PECL работает с питанием 5 В ± 5%, в то время как для низ-
Таблица 8
Для расчетов согласующих цепей необходимо знать соответствующие параметры микросхем, отвечающих стандарту интерфейса LVDS. Характеристики передатчиков LVDS для режима постоянного тока приведены в таблице 8, а характеристики приемников в таблице 9. Все данные соответствуют работе на согласованную нагрузку 100 Ом. Сравнение электрических характеристик различных серий дифференциальных логик представлено в таблице 10.
Обозначение Параметр Минимум Максимум
|Уо<| Выходное дифференциальное напряжение 250 мВ 450 мВ
|У08| Смещение выходного напряжения 1125 мВ 1375 мВ
А |Уо<1| Перепад в |Уос1| между 0 и 1 50 мВ
А |Уо8| Перепад в |Уоэ| между 0 и 1 50 мВ
|І8а / І8Ь| Ток короткого замыкания передатчика на «землю» 24 мА
|І8аЬ| Выходной ток короткозамкнутых передатчиков 12 мА
Іха / ІхЬ Выходной ток утечки при Усс=0 В 1 мкА
Таблица 9
Обозначение Параметр Минимум Максимум
УІ Диапазон входного напряжения УА или УВ 0 В 2,4 В
УІАЬ Входное пороговое напряжение -0,100 В 0,100 В
УЬу8І Входное напряжение возбуждения 0,025 В
Таблица 10
Для обеспечения высокой скорости передачи с использованием технологии LVDS к печатной плате предъявляются определенные требования:
• входные линии должны быть разнесены от линий выхода или по направлению, или по расстоянию и от линий с сигналами высокой амплитуды;
• все линии должны быть как можно короче;
Обозначение Параметр 1№Б І.УРЕСІ. РЕСІ. ЕСІ
УСС 3,3 В 3,3 В 5,0 В «земля»
УЕЕ «земля» «земля» «земля» -5,2 В, -4.5В или -3,3 В
УОН Мин. высокий выходной уровень 1,250 В 2,275 В 3,975 В -1,030 В
УОН Тип. выходной высокий уровень 1,375 В 2,345 В 4,045 В -0,955 В
УОН Макс. высокий выходной уровень 1,600 В 2,420 В 4,120 В -0,880 В
УОІ. Мин. низкий выходной уровень 0,900 В 1,490 В 3,190 В -1,810 В
УОІ. Тип. низкий выходной уровень 1,025 В 1,595 В 3,295 В -1,705 В
УОІ. Макс. низкий выходной уровень 1,250 В 1,680 В 3,380 В -1,620 В
Компоненты и технологии, № 3'2003
При сопряжении LVPECL с LVDS используют формулу Тевенина при постоянном входном уровне для LDVS. В этом случае размах выходного дифференциального напряжения LVPECL определяется только схемотехникой входа LVDS. Схемное решение на рис. 15 нуждается в дополнительном питании 3,3 В, согласующее сопротивление для линии передачи Z может быть рассчитано по формуле Тевенина.
• Характеристика линейного импеданса: 2 = R1 II R2 + R3.
• Условие для постоянного тока в точке А - vcc -2 В.
• Уровни постоянных токов на входе B LVDS зафиксированы в пределах входного диапазона синфазного сигнала LVDS:
Точка «А»: (R1)/(R1+R2+R3) = (2V)/(Vcc) Точка «В»: (R3)/(R1+R2+R3) = (V¡L)/(Vcc) Размах входных дифференциальных напряжений LVDS уменьшается в зависимости от R2 и R3:
Vswing в точке «В» равно (R3)/(R2+R3) * Vswing в точке «А» (Vih < 2,0 В и Vil > 0 В).
Прямое сопряжение БУБ8 с БУРБСБ возможно из-за широкого диапазона синфазного сигнала линейного приемника LVPECL. Достаточно обрабатывать только сигналы LVDS. Дифференциальный диапазон входного напряжения линейных приемников LVPECL достаточен для обработки сигналов. Используется типовое схемное решение для LVDS (рис. 16).
Сопряжение РЕСЬ с LVDS осуществляется аналогично LVPECL с расчетом согласующих сопротивлений по формуле Тевенина для Vcc = 5 В. Согласующие резисторы размещаются на входе LVDS (рис. 15).
Прямое преобразование между LVDS и сигналами PECL/LVPECL невозможно, потому что выходной синфазный сигнал LVDS не совместим с входными уровнями дифференциального напряжения РЕСЬ. Поэтому используют дополнительные устройства, например, МС100 (ЬУ) EL17, которые осуществляют преобразование сигналов (рис. 17).
Сопряжение БСБ с БУБв. Для выхода ЕСС требуется соединение по постоянному току с УЕЕ. Понижающие резисторы тоже связаны с УЕЕ. Завершением линии электропередачи Ъ ^1 II R2) является пара согласующих резисторов. Например, R1 = 270 Ом и R2 = 75 Ом, подключенные параллельно к линии 50 Ом в статическом режиме генерируют уровни по-
стоянного тока напряжением 1,2 В на входе LVDS (рис.18). При размещении на плате оба параллельных согласующих резистора должны быть насколько возможно ближе к развязывающим емкостям.
Схема сопряжения БУБ8 с БСБ показана на рис. 19. Здесь напряжение постоянного тока может быть получено с помощью делительного резистора в зависимости от значения Усс.
Например: Vсс=GND и УЕЕ=-5 В => R1 = 1,2 кОм и R2=3.4 кОм; Vсс=GND и УЕЕ= -3,3 В => R1=680 Ом и R2=1 кОм.
При размещении на плате согласующие резисторы и емкости должны быть расположены как можно ближе к входу ЕСЬ
Если несколько схем ЕСЬ используют отрицательное опорное напряжение Увв (Увв~Усс-1,3 В), то оно может быть применено для дифференциальной емкостной связи (рис. 20). Сопротивление 100 кОм обеспечивает устойчивые высокие состояния выхода при нулевых сигнальных состояниях.
Некоторые интерфейсные схемы LVDS работают с положительным опорным напряжением например STLVD111. Это можно использовать для емкостной связи (рис. 21). При очень коротких линиях передачи необходимо применять параллельное завершение, располагаемое как можно ближе к конденсаторам связи.
теВ — интерфейс, который разработан специально для подключения до 127 устройств к одному порту. ШВ обеспечивает питание для периферийных устройств с малым потреблением, таких, как клавиатура, мышь, джойстик и т. п. Характеризуется достаточно высокой скоростью обмена — 12 Мбит/с при максимальной длине кабеля до 5 м. Возможно подключение устройств с различными скоростями обмена. Отсутст-
3.3 V [\| Z=50n X f) hst— 5 V
LVDS^> R 10ОП МсЮО \ 1 1 * (LV1FL1 / То PECL /О 1 1 ►
-с уб е) ) У а ^ | Z=50£l Рис. 17. Схема сопряжения LVDS с PECL/LVPECI , использующая MC100(LV)EL17
Компоненты и технологии, № З'200З
3.3 V
Рис. 21. Схема емкостной связи ECL с LVDS с использованием Уп
С2 -î-02 X
ST21S07A
SCSI
Cable
Cl
ъ-
-RI
TERMPWR 1 TERMPWR 2 VREF1 VREF2
GND
R1-----R2 R8
К
ST21S07A
Cl
jF
ь
TERMPWR 1 TERMPWR 2 VREF 1 VREF2
GND RI R2
■R?
SCSI Bus SCSI Bus
transceiver 1 I і « transceiver
FÎ
SCSI Bus transceiver
SCSI Bus transceiver
Рис. 22. Схема применения терминатора SCSI
вует необходимость в установке пользователем дополнительных элементов, таких, как согласующие схемы для SCSI. Напряжение питания для периферийных устройств — 5 В. Максимальный ток потребления на одно устройство — 500 мА.
В настоящее время компания ST разрабатывает целый ряд микросхем для данного стандарта интерфейса. Готовятся к производству интерфейсные микросхемы ST2041-44 (с внутренним ограничением тока и мощности), ST2051-54 (распределительные ключи) и ST2550/1/2 — универсальный последовательный приемопередатчик шины.
IrDA — Инфракрасный стандарт идентификации данных для инфракрасных каналов связи — достаточно простой и удобный для всех видов устройств. Несмотря на его среднюю скорость передачи (115 кбит/с) и ограниченную дальность (от 1 до 2 м), интерфейс IrDA быстро распространился на рынке из-за простоты его протокола и недорогих аппаратных средств.
SCSI — (Small computer System Interface). Имеются два основных варианта реализации для интерфейса малых компьютерных систем — несимметричный и дифференциальный. В несимметричном варианте максимальная длина линии ограничена 6 метрами и скоростью передачи данных 5 млн передач в секунду (Mxfres/s), хотя тщательное проектирование системы может обеспечить максимальную скорость передачи до 10 Mxfres/s.
компьютерах. Данная схема аналогична схемам DS2107, DS2107A и DS21S07. Она обеспечивает активное согласование для девяти линий с отрицательными сигналами стандарта SCSI. Имеется встроенная тепловая защита.
В заключение необходимо отметить, что кроме рассмотренных стандартов интерфейсов для систем передачи данных существуют и другие, например, САК В настоящее время они чаще используются наряду с другими (шинными), в виде встраиваемых схем для систем управления на одном кристалле, например, для микроконтроллеров и процессоров.
Кроме того, развивается направление специализированных интерфейсных схем, например, для смарт-карт. Некоторые данные о таких интерфейсных схемах компании ST приведены в таблице 11.
Дополнительную информацию по характеристикам и вопросам применения интерфейсных схем компании ST можно получить в Техникоконсультационном центре STMicroelectronics: mfo@stmicro.ru.
Литература
В дифференциальном варианте максимальная длина линии 25 метров при скорости передачи данных до 20 Mxfers/s.
SCSI-2 и SCSI-3 — стандарты высокоскоростного параллельного интерфейса, разработанные ANSI для подключения к компьютеру периферийных устройств, других компьютеров или ЛВС. Рекомендуется использование активных согласующих устройств на каждом конце кабельного сегмента в SCSI-системе, включающей несимметричные драйверы и приемники. Для обеспечения такого согласования компания ST предлагает микросхему ST21S07A, которая представляет собой согласующее устройство, полностью соответствующее стандарту SCSI. Применение подобных устройств дает возможность проектировщику получать выгоды от активного согласования: больший иммунитет к падениям напряжения в линии TERMPWR, повышенную помехоустойчивость для сигнала высокого уровня, встроенную развязку TERMPWR и очень низкий коэффициент тока покоя.
Микросхема ST21S07A состоит из регулятора и девяти прецизионных переключаемых резисторов 110 Ом в монолитном корпусе SO-16 или TSS0P20. ST21S07A может быть электрически изолирована от шины SCSI без физического удаления от SCSI-устройства (рис. 22). Рекомендуется для использования в периферийном оборудовании персональных компьютеров (жесткий диск, CDR-W) и переносных
1. A. Randazzo. ST485: a RS-485 based interface with lower data bit errors. AN1348. STMicroelectronics. 2001.
2. G. Noviello. Interfacing between LVDS and high speed differential logic families. AN1318. STMicroelectronics. 2001.
3. ST3232. Data sheets. STMicroelectronics. 2002.
4. ST3243. Data sheets. STMicroelectronics. 2002.
5. ST485. Data sheets. STMicroelectronics. 2002.
6. STLVDS31/STLVDS3487. Data sheets. STMicroelectronics. 2002.
7. STLVDS32. Data sheets. STMicroelectronics. 2002.
8. STLVDS104. Data sheets. STMicroelectronics. 2002.
9. «Обрежьте жирок» с RS-485 // Компоненты и технологии. 2001. № 4.
10. Гончаров Ю. Интерфейс LVDS и его применение // Компоненты и технологии. 2001. № 3.
11. ST21S07A. Data sheets. STMicroelectronics. 2001.
12. В. Севбо, М. Титов. Проблемы выбора интерфейсов // Компоненты и технологии. 2000. № 10.
Таблица 11. Интерфейсные схемы ST специального назначения
ST тип Описание Применение
STM802 Микросхема управления вентилями Пром- электроника
* STM810 Драйвер вакуумного люминесцентного дисплея Бытовое/ Автоэл-ка
ST890 Драйвер верхнего плеча Разностороннее
* ST8020 Двойной смарт-карт-интерфейс Разностороннее
* ST8004 Смарт-карт-интерфейс Разностороннее
* ST5063 Ключевой контроллер усовершенствованного интерфейса конфигурирования системы и управления энергопитанием Компьютеры
* VULCANO Программируемый электронный детонатор Военное назначение
* ST2211 Интерфейсный силовой ключ Компьютеры
* В разработке
