Инструментальные средства отладки устройств цифровой обработки сигналов, проектируемых на основе ПЛИС FPGA фирмы Xilinx серий Virtex-6 и Spartan-6 Текст научной статьи по специальности «Компьютерные и информационные науки»

Продолжение. Начало в № 4 2011

Инструментальные средства отладки устройств цифровом обработки сигналов,

проектируемых на основе ПЛИС FPGA фирмы Xilinx серий Virtex-6 и Spartan-6

Валерий ЗОТОВ

[email protected]

В четвертой части статьи рассматриваются функциональные возможности специализированного инструментального комплекта Spartan-6/OMAP Co-Processing Development Kit, выпускаемого компанией Avnet.

Назначение и состав инструментального комплекта Avnet Spartan-6/OMAP Co-Processing Development Kit

Инструментальный комплект Avnet Spartan-6/OMAP Co-Processing Development Kit предназначен, в первую очередь, для разработки и аппаратной отладки систем цифровой обработки сигналов с совмещенной программной и аппаратной реализацией операций, осуществляемых соответственно DSP-процессором компании Texas Instruments и кристаллом программируемой логики фирмы Xilinx. Архитектурные особенности и высокое быстродействие в сочетании с относительно низкой стоимостью ПЛИС серии Spartan-6 [2, 10-19] позволяют эффективно применять их для реализации сопроцессоров, выполняющих высокоскоростные операции цифровой обработки сигналов. Использование таких сопроцессоров совместно с DSP-процессорами предоставляет возможность существенного повышения производительности разрабатываемых систем цифровой обработки сигналов при одновременном снижении потребляемой мощности и общей стоимости.

В состав комплекта Avnet Spartan-6/OMAP Co-Processing Development Kit входит набор программных и аппаратных средств для отладки разрабатываемых систем ЦОС с различными интерфейсами, включая внешние модули расширения, выполняющие операции аналого-цифрового и цифро-аналогового преобразования. Основные компоненты этого комплекта:

• Плата инструментального модуля Avnet Spartan-6/OMAP CoProcessing Development Board.

• Универсальный загрузочный кабель Platform Cable USB II.

• Набор соединительных кабелей для интерфейсов Ethernet и USB.

• Сетевой адаптер с выходным напряжением 12 В, которое используется в качестве исходного источника для питания отладочного модуля.

• Полнофункциональная версия системы проектирования ISE Design Suite в редакции System Edition (с лицензией для кристалла программируемой логики семейства Spartan-6 LXT XC6SLX45T).

• Интегрированная среда разработки и отладки программ для DSP-и ARM-процессоров, выпускаемых компанией Texas Instruments, Code Composer Studio, включающая операционную систему реального времени с набором драйверов DSP/BIOS и средства моделирования.

• Система разработки программного обеспечения Linux Software Development Kit (SDK).

Полная документация на рассматриваемый инструментальный комплект, включающая Руководство пользователя Avnet Spartan-6/TI OMAP-L138 Co-Processing Kit User Guide и инструкцию по установке программных средств и выполнению демонстрационного проекта Getting Guide Started Avnet Spartan-6/TI OMAP-L138 Co-Processing Kit, а также архивы исходных файлов типовых проектов устройств цифровой обработки сигналов, представлена на Web-странице компании Avnet в разделе Design Resource Center (http://www.em.avnet.com/drc).

Особенности инструментального модуля Avnet Spartan-6/OMAP Co-Processing Development Board

Основу отладочного комплекта Avnet Spartan-6/OMAP CoProcessing Development Kit образует инструментальный модуль Avnet Spartan-6/OMAP Co-Processing Development Board, который имеет следующие отличия:

• Применение в качестве основного компонента отладочного модуля специализированного двухъядерного процессора OMAP-L138 компании Texas Instruments с низким уровнем потребляемой мощности, предоставляющего возможность эффективной разработки и отладки проектов устройств цифровой обработки сигналов с программной реализацией операций.

• Использование в составе модуля кристалла программируемой логики семейства Spartan-6 LXT, объем логических и специализированных ресурсов которого позволяет реализовать сопроцессоры, поддерживающие аппаратное выполнение операций цифровой обработки сигналов с высоким быстродействием.

• Наличие высокоскоростного синхронного динамического оперативного запоминающего устройства с удвоенной скоростью передачи данных Mobile DDR (Mobile Double Data Rate) емкостью 1 Гбит, сопряженного с процессором OMAP-L138, предоставляющего возможность выполнения алгоритмов цифровой обработки сигналов с программной реализацией операций различного уровня сложности.

• Присутствие Flash ППЗУ с интерфейсом SPI емкостью 8 Мбайт, которое может выполнять функции элемента энергонезависимой памяти или загрузочного устройства для процессора OMAP-L138.

• Наличие в составе процессорного блока цифровой обработки сигналов встроенного контроллера и соответствующего разъема на плате инструментального модуля, позволяющих напрямую подключать к отладочной плате карты памяти стандартов SD/MMC с различной емкостью, расширяющие объем энергонезависимой памяти.

• Включение в структуру инструментального модуля дополнительных компонентов, сопряженных с процессором OMAP-L138, которые обеспечивают поддержку интерфейсов USB, RS-232 и 10/100 Ethernet в проектируемых устройствах ЦОС с программной реализацией операций.

• Присутствие в составе процессорного блока встроенного контроллера интерфейса SATA, обеспечивающего возможность подключения внешних высокоскоростных запоминающих устройств большой емкости.

• Возможность отладки разрабатываемого прикладного программного обеспечения процессора OMAP-L138 с применением встроенного или внешнего JTAG-эмулятора компании Texas Instruments.

• Гибкая система формирования тактовых сигналов, осуществляющая генерацию сигналов синхронизации для процессорного блока, ПЛИС и периферийных устройств.

• Наличие аудиокодека для ввода/вывода и преобразования аналоговых сигналов звукового диапазона частот.

• Включение в состав модуля внешнего высокоскоростного синхронного динамического ОЗУ с удвоенной скоростью передачи данных LPDDR емкостью 512 Мбит, существенно расширяющего возможности использования оперативной памяти сопроцессором, реализуемым на основе соответствующих внутренних ресурсов кристалла программируемой логики семейства Spartan-6 LXT.

• Наличие дополнительных компонентов, сопряженных с ПЛИС семейства Spartan-6 LXT, обеспечивающих поддержку полнофункциональной реализации контроллеров интерфейсов RS-232 и 10/100/1000 Ethernet в составе проектируемых устройств цифровой обработки сигналов.

• Возможность применения элемента Flash ППЗУ с интерфейсом Quad SPI и емкостью 32 Мбит для хранения конфигурационной последовательности кристалла программируемой логики или в качестве энергонезависимой памяти.

• Поддержка трех режимов конфигурирования ПЛИС, обеспечивающая возможность загрузки конфигурационных данных из различных источников.

• Возможность использования интерфейса Avnet LCD Interface (ALI) [9], позволяющего подключать к рассматриваемому инструментальному модулю различные ЖК-панели с указанным интерфейсом.

• Присутствие на плате разъема расширения, соответствующего спецификации FMC LPC, позволяющего подключать дополнительные модули мезонинного типа, в том числе выполняющие функции аналого-цифрового и цифро-аналогового преобразования сигналов.

• Поддержка интерфейсов EMIFA (External Memory Interface A), I2C, SPI и UPP (Universal Parallel Port), которые можно использовать для организации взаимодействия основных компонентов модуля, а также для подключения внешних устройств.

• Наличие кнопочных и DIP-переключателей, сопряженных с процессорным блоком и ПЛИС, которые можно использовать в качестве элементов управления в разрабатываемых устройствах цифровой обработки сигналов, а также в процессе их отладки.

• Присутствие на плате светодиодных элементов индикации, подключенных к выводам процессорного блока и кристалла программируемой логики, которые применяются для визуального контроля наличия напряжения питания, процесса конфигурирования ПЛИС и функционирования отлаживаемых устройств ЦОС с программной и аппаратной реализацией операций.

• Комплексная схема управления питанием, выполненная на базе интегральных стабилизаторов, осуществляющая функции формирования совокупности напряжений, необходимых для питания процессорного блока, ядра и блоков ввода/вывода кристалла программируемой логики, элемента Flash-памяти, интерфейсных блоков и оперативной памяти.

• Поддержка возможности принудительной загрузки конфигурационной последовательности проекта в ПЛИС и сброса процессорного блока.

• Присутствие на отладочной плате разъема расширения, соответствующего спецификации Peripheral Module (PMOD) компании

Digilent Incorporated, предназначенного для использования периферийных модулей, выпускаемых этой компанией.

Архитектура отладочного модуля Avnet Spartan-6/OMAP Co-Processing Development Board

Внешний вид отладочного модуля Avnet Spartan-6/OMAP Co-Processing Development Board представлен на рис. 32.

Структура архитектуры этого инструментального модуля показана на рис. 33.

В составе архитектуры отладочного модуля Avnet Spartan-6/OMAP Co-Processing Development Board можно выделить два основных функциональных узла — процессорный и узел ПЛИС, а также комплексную схему формирования питающих напряжений. Взаимодействие этих функциональных узлов может осуществляться через интерфейсы EMIFA, I2C, SPI и UPP.

Основные компоненты процессорного узла рассматриваемого инструментального модуля:

• процессорный блок цифровой обработки сигналов OMAP-L138 System-On-A-Module (SOM);

• интерфейсный блок процессорного узла;

• аудиокодек;

• блок управления и индикации;

• блок синхронизации процессорного узла;

• встроенный JTAG-эмулятор;

• разъемы расширения. Процессорный блок цифровой обработки сигналов реализован в виде субмодуля OMAP-L138 SOM [22], выпускаемого компанией LogicPD, конструктивное исполнение которого соответствует формфактору SOM-M1. В состав этого блока входит специализированный мультимедийный процессор OMAP-L138, элемент оперативной памяти Mobile DDR с информационной емкостью 1 Гбит, Flash ППЗУ с интерфейсом SPI объемом

Модуль памяти ОМАР

Элемент SPI Flash-памяти 8 Мбайт

Блок оперативной памяти mDDR

Интерфейсный блок ОМАР

Разъемы интерфейса USB

Разъем порта Ethernet Модуль физического уровня интерфейса 10/100 Ethernet PHY

Разъем RS-232 USB Мост RS232-USB

Разъем интерфейса SATA

Разъем интерфейса MMC/SD

Разъемы

Audio

Audio CODEC

Элементы управления и индикации ОМАР

Блок светодиодных индикаторов

Блок кнопочных переключателей

Блок DIP-переключателей

Блок синхронизации ОМАР

Кварцевый генератор 100 МГц

Кварцевый генератор 24 МГц

Программируемый синтезатор тактовых сигналов LVDS

Встроенный JTAG-эмулятор

Порт JTAG-интерфейса ОМАР

Разъемы расширения EMIF, l2C, SPI

Texas Instruments

ОМАР L138

EMIF UPP

l2C

Prog

Xilinx ПЛИС FPGA Spartan-6 LXT XC6SLX45T FGG484

Разъем расширения FMC LPC

Разъем расширения PMOD

Модуль памяти ПЛИС

Элемент QSPI Flash-памяти 32 Мбайт

Блок оперативной памяти LP DDR 64 Мбайт

Интерфейсный блок ПЛИС

Модуль физического уровня интерфейса 10/100/1000 Ethernet PHY

Мост RS232-USB

Разъем интерфейса ALI

порта Ethernet

Разъем RS-232 USB

Г,

Элементы управления и индикации ПЛИС

Блок светодиодных индикаторов

Блок кнопочных переключателей

Блок DIP-переключателей

Блок синхронизации ПЛИС

Кварцевый генератор 100 МГц

Панель для установки кварцевого генератора в DIP-корпусе

Программируемый синтезатор тактовых сигналов LVDS

Порт JTAG-интерфейса ПЛИС

3,3 В 2,5 В 1,8 В 1,5 В 1,2 В 5 В

Схема формирования напряжения питания

Рис. 33. Структура архитектуры отладочного модуля Avnet Spartan-6/OMAP Co-Processing Development Board

8 Мбайт, микросхема физического уровня интерфейса 10/100 Ethernet и микросхема управления формированием питающих напряжений. Детализированная структура процессорного блока цифровой обработки сигналов OMAP-L138 SOM компании LogicPD изображена на рис. 34.

- 4-wlre touch -

■ SATA-

. JTAG -

■ Camera /VPIF_DIN ■

■ UARTs (x3), l!C (x2) ■

■ LCD/VPIF_DOUT ■

■ McASP -

■ McBSPs-

. EMIFA -

■ HPI/UPP-

. USBHSOTG-

■ USB FS Host-

■ SPI -

■ Ethernet -

Контроллер TPS65070

гттт

Процессор OMAP-L138

Тактовый генератор

Flash ППЗУ

10/100 Ethernet

Рис. 34. Структура процессорного блока цифровой обработки сигналов OMAP-L138 SOM

Мультимедийный процессор L138 OMAP представляет собой двухъ-ядерную систему на кристалле с низким уровнем потребляемой мощности, которая включает в себя 32-разрядное ядро с архитектурой RISC (Reduced Instruction Set Computer) ARM926EJ-S и ядро DSP с архитектурой VLIW (Very Long Instruction Word) C674x. Каждое из перечисленных ядер поддерживает возможность функционирования с тактовой частотой, достигающей 300 МГц. Ядро ARM926EJ-S поддерживает 32- и 16-разрядную системы команд и обработку 32-, 16- и 8-разрядных данных. Это ядро оснащено кэш-памятью инструкций и данных объемом 16 кбайт каждая, сопроцессором CP15, блоком защиты и устройством управления памятью MMU (Memory Management Unit). DSP-ядро C674x поддерживает расширенный набор команд ядер C67x+ и C64x+. Архитектура этого ядра включает в себя двухуровневую кэшпамять данных и команд. Кэш-память инструкций и данных первого уровня имеет информационную емкость 32 кбайт каждая. Кэш-память второго уровня содержит 256 кбайт, распределяемых между памятью программ и данных. Кроме того, в архитектуре DSP-ядра C674x предусмотрена также поддержка загрузочного ПЗУ объемом 1024 кбайт.

Одна из существенных особенностей процессора OMAP-L138, характеризующих его функциональные возможности, — это поддержка широкого спектра интерфейсов ввода/вывода. В структуре этого процессора представлены:

• три конфигурируемых последовательных асинхронных приемопередатчика UART (Universal Asynchronous Receive Transmit);

• два интерфейса SPI;

• интерфейс внешней памяти EMIFA;

• контроллер интерфейса памяти DDR2/Mobile DRAM;

• контроллер интерфейса Ethernet 10/100 Мбит/с (EMAC);

• два интерфейса карт памяти MMC/SD с защищенным каналом ввода/вывода SDIO (Secure Data I/O);

• контроллер интерфейса SATA, поддерживающий спецификации SATA I (1,5 Гбит/с) и SATA II (3 Гбит/с), функции управления питанием и организацию очереди собственных команд (NCQ);

• два шинных интерфейса I2C с режимами ведущий/ведомый (Master/Slave);

• универсальный параллельный порт UPP;

• многоканальный последовательный аудио-порт McASP (Multichannel Audio Serial Port) с 16 последовательными линиями передачи данных и буферными элементами FIFO;

• два многоканальных буферизованных последовательных порта McBSP (Multichannel Buffered Serial Ports), поддерживающих форматы TDM, I2S, интерфейс аудиокодека AC97 и телекоммуникационный интерфейс (ST-Bus, H100);

• контроллер интерфейса ЖК-индикаторов;

• два интерфейса USB — USB 1.1 (режим Host) с интегрированным физическим уровнем (USB1) и USB 2.0 OTG с интегрированным физическим уровнем (USB0);

• интерфейс видеопорта VPIF (Video Port Interface);

• порты ввода/вывода, совместимые с уровнями сигналов стандарта LVCMOS 1,8 или 3,3 В.

Кроме того, в процессоре OMAP-L138 предусмотрены часы реального времени со встроенным генератором тактового сигнала с частотой 32,768 кГц и независимой шиной питания, три 64-разрядных таймера общего назначения, каждый из которых может конфигурироваться как два 32-разрядных таймера, и 64-разрядный таймер общего назначения (сторожевой таймер). Более подробная информация об этом процессоре содержится в [23, 24].

Для полнофункциональной реализации интерфейса Ethernet 10/100 в составе процессорного блока цифровой обработки сигналов OMAP-L138 SOM предусмотрена микросхема физического уровня этого интерфейса LAN8710 Ethernet PHY, которую выпускает компания SMSC. Эта микросхема представляет собой приемопередатчик физического уровня (Physical Layer) сетей Ethernet, выполненный на основе расширенной технологии flexPWR и обладающий гибкой архитектурой управления уровнем потребляемой мощности. Микросхема LAN8710 в полной мере соответствует стандартам IEEE802.3/802.3u (Fast Ethernet) и ISO 802-3/IEEE 802.3 (10BASE-T). Входы и выходы этой микросхемы обладают совместимостью со стандартами ввода/вывода LVCMOS с уровнем сигналов от 1,6 до 3,6 В.

Рис. 35. Структура блока управления и индикации процессорного узла инструментального модуля Avnet Spartan-6/OMAP Co-Processing Development Board

В состав интерфейсного блока процессорного узла, кроме микросхемы физического уровня интерфейса Ethernet PHY, входят разъемы интерфейсов Ethernet, SATA и USB, карт памяти MMC/SD, а также мост USB-RS232, который реализован на базе микросхемы CP2102 компании Cypress Semiconductor. Для сопряжения устройства цифровой обработки сигналов с программной реализацией операций, проектируемого на базе процессора OMAP- L138, с внешними устройствами через этот мост применяется разъем USB Type-B. Формирование и контроль значений питающих напряжений компонентов процессорного блока цифровой обработки сигналов OMAP-L138 SOM осуществляется под управлением микросхемы TPS65070 компании Texas Instruments. При этом для мониторинга уровней напряжений питания используется интерфейс I2C.

В качестве аудиокодека в инструментальном модуле Avnet Spartan-6/OMAP Co-Processing Development Board применяется микросхема TLV320AIC3106 компании Texas Instruments. Эта микросхема представляет собой стереофонический кодек с десятью входами, семью выходами и встроенным усилителем, поддерживающий расширенный набор цифровых эффектов, включая внесение предыскажений, объемное звучание, регулировку усиления верхних и нижних частот. Этот аудиокодек может функционировать с различными значениями частоты дискретизации, находящимися в диапазоне от 8 до 96 кГц. При этом значение отношения сигнал/шум составляет 102 дБ для цифро-аналогового преобразования и 92 дБ для аналого-цифрового преобразования сигналов. В микросхеме TLV320AIC3106 предусмотрена также возможность фильтрации шума и непосредственного подключения как цифровых, так и аналоговых микрофонов. Кроме того, микросхема кодека характеризуется низким уровнем потребляемой мощности.

В составе блока синхронизации процессорного узла представлены кварцевый генератор тактового сигнала с частотой 24 МГц, встроенный кварцевый генератор часов реального времени с частотой 32,768 кГц и программируемый синтезатор дифференциальных тактовых сигналов, реализованный на базе микросхемы CDCM61002 компании Texas Instruments.

Блок управления и индикации включает в себя микросхему расширения портов ввода/вывода интерфейса I2C TCA6416, выпускаемую компанией Texas Instruments, 8-разрядный DIP-переключатель, кнопочный переключатель, светодиодные элементы индикации. Кроме того, этот блок предоставляет доступ к контрольным точкам и сигналу программного сброса. Подробная структура блока управления и индикации процессорного узла инструментального модуля Avnet Spartan-6/OMAP Co-Processing Development Board показана на рис. 35.

Встроенный JTAG-эмулятор процессорного узла реализован на основе микросхемы XDS100v2 компании Texas Instruments. Интегрированный JTAG-эмулятор уступает по быстродействию внешним эмуляторам (XDS510 и XDS560), но также совместим со средствами разработки и отладки программного обеспечения Code Composer Studio. Доступ к интегрированному эмулятору осуществляется через разъем mini USB. Для подключения внешних эмуляторов, предлагаемых компанией Texas Instruments, на плате инструментального модуля предусмотрены два стандартных разъема различного типа.

Разъемы расширения процессорного узла отладочного модуля Avnet Spartan-6/OMAP Co-Processing Development Board предоставляют возможность подключения внешних устройств с интерфейсами EMIF, I2C и SPI.

Узел ПЛИС инструментального модуля Avnet Spartan-6/OMAP Co-Processing

Рис. 36. Схема конфигурирования ПЛИС XC6SLX45T в режиме Master Serial (SPI) Mode

Рис. 37. Схема конфигурирования ПЛИС XC6SLX45T в режиме Slave Serial Mode

Development Board образуют следующие основные компоненты:

• Кристалл программируемой логики XC6SLX45T семейства Spartan-6 в корпусе FGG484 с шариковыми выводами для бессвинцовой пайки, на базе ресурсов которого выполняется сопроцессорная часть проектируемой системы цифровой обработки сигналов.

• Модуль внешней памяти ПЛИС.

• Интерфейсный блок.

• Блок синхронизации ПЛИС.

• Элементы управления и индикации.

• Порт JTAG-интерфейса ПЛИС.

• Разъем расширения, соответствующий спецификации стандарта FMC LPC.

• Разъем расширения, соответствующий спецификации PMOD.

Кристалл XC6SLX45T содержит 43 661 логическую ячейку Logic Cells, 116 модулей блочной памяти Block RAM суммарной емкостью 2088 K, 58 аппаратных секций цифровой обработки сигналов DSP48A1, четыре последовательных высокоскоростных приемопередатчика RocketIO GTP и четыре блока управления синхронизацией Clock Management Tiles (CMT). Объем стандартных логических и специализированных ресурсов позволяет использовать эту ПЛИС для реализации устройств цифровой обработки сигналов и сопроцессоров с аппаратной последовательной и параллельной организацией выполнения операций. Полная информация о возможностях, технических характеристи-

ках, архитектуре и режимах конфигурирования этого кристалла программируемой логики приведена в [2, 10-19].

Отладочный модуль Avnet Spartan-6/OMAP Co-Processing Development Board предоставляет три варианта загрузки конфигурационных данных разрабатываемых сопроцессоров цифровой обработки сигналов в ПЛИС XC6SLX45T. Выбор требуемого режима конфигурирования этого кристалла осуществляется с помощью соответствующих коммутационных перемычек. Для хранения конфигурационных данных можно использовать элемент Flash-памяти с интерфейсом SPI, представленный в составе модуля внешней памяти ПЛИС. Загрузка конфигурационных данных из этого ППЗУ осуществляется при выборе последовательного ведущего режима конфигурирования Master Serial (SPI) Mode. На рис. 36 приведена структурная схема, поясняющая процесс загрузки конфигурационных данных в кристалл программируемой логики XC6SLX45T из Flash ППЗУ с интерфейсом SPI.

Конфигурационная последовательность реализуемого сопроцессора цифровой обработки сигналов может поступать в ПЛИС непосредственно из процессорного блока инструментального модуля Avnet Spartan-6/ OMAP Co-Processing Development Board через интерфейс SPI. В этом случае используется последовательный подчиненный режим конфигурирования кристаллов программируемой логики серии Spartan-6

(Slave Serial Mode). Структурная схема, демонстрирующая процесс конфигурирования ПЛИС XC6SLX45T в рассматриваемом инструментальном модуле под управлением процессорного блока цифровой обработки сигналов, представлена на рис. 37.

Конфигурационные данные могут загружаться в кристалл программируемой логики XC6SLX45T из внешних источников через разъем порта JTAG-интерфейса. В частности, этот разъем можно использовать для осуществления процессов конфигурирования ПЛИС и внутрикристальной отладки разрабатываемых устройств ЦОС с помощью стандартного загрузочного кабеля Platform Cable USB II, входящего в состав инструментального комплекта Avnet Spartan-6/OMAP Co-Processing Development Kit. При этом для конфигурирования ПЛИС используется режим периферийного сканирования Boundary-scan Mode. Структура цепочки периферийного сканирования инструментального модуля Avnet Spartan-6/OMAP CoProcessing Development Board, подключенной к разъему порта JTAG-интерфейса ПЛИС, приведена на рис. 38.

Модуль внешней памяти ПЛИС отладочной платы Avnet Spartan-6/OMAP CoProcessing Development Board включает в себя высокоскоростное ОЗУ и элемент Flash ППЗУ с интерфейсом SPI. В качестве элемента внешней высокоскоростной оперативной памяти применяется микросхема синхронного динамического запоминающего устройства

JP5

FMC TDO

FPGA TDO

FPGA TDI TDI TDO

FPGA TMS ПЛИС

FPGA TCK Spartan-6

LX45T

FPGA TMS

Разъем FMC

ОЗУ LPDDR 32М х 16 (4 Мбайт или 512 Мбит)

Рис. 38. Цепочка периферийного сканирования инструментального модуля Рис. 39. Схема подключения элементов оперативной и Flash-памяти к ПЛИС

Avnet Spartan-6/OMAP Co-Processing Development Board инструментального модуля Avnet Spartan-6/OMAP Co-Processing Development Board

LPDDR Mobile SDRAM MT46H32M16LFBF-5, которую выпускает фирма Micron Technology Incorporated. Информационная емкость указанной микросхемы составляет 64 Мбайт с организацией 32М х 16 разрядов. Все входы и выходы элемента внешней оперативной памяти подключены к пользовательским выводам кристалла программируемой логики XC6SLX45T, которые относятся к третьему банку (Bank 3) блоков ввода/вывода. Для питания выходных каскадов этих блоков/вывода ПЛИС используется напряжение 1,8 В. Структурная схема подключения элементов оперативной и Flash-памяти к кристаллу программируемой логики XC6SLX45T в составе инструментального модуля Avnet Spartan-6/OMAP Co-Processing Development Board приведена на рис. 39.

Элемент Flash-памяти с интерфейсом SPI информационной емкостью 32 Мбайт выполнен в виде микросхемы S25FL032P фирмы Spansion. Входы и выходы этого Flash ППЗУ сопряжены с пользовательскими выводами кристалла программируемой логики XC6SLX45T, которые относятся ко второму банку (Bank 2) блоков ввода/вывода (рис. 39).

Интерфейсный блок узла ПЛИС отладочного модуля Avnet Spartan-6/OMAP CoProcessing Development Board предоставляет разработчикам возможность использования в проектируемых устройствах цифровой обработки сигналов с аппаратной реализацией операций контроллеров интерфейсов Ethernet 10/100/1000, RS-232, и ALI. В состав этого блока входят соответствующие разъемы указанных интерфейсов, микросхема сопряжения с физическим уровнем интерфейса Ethernet 10/100/1000 и мост USB-RS232. Сопряжение с физическим уровнем интерфейса Ethernet 10/100/1000 осуществляется с помощью микросхемы DP83865DVH компании National Semiconductor. Контроллер этого интерфейса в составе инструментального модуля Avnet Spartan-6/OMAP Co-Processing Development Board выполнен по той же схеме, что и в отладочном модуле Xilinx Spartan-6 LX150T Development Board, рассмотренном в 1-й части статьи (рис. 4, КиТ № 4, 2011, стр. 71). Интерфейсный мост USB-RS232 реализован на базе микросхемы CP2102 компании Cypress Semiconductor. Структурная схема реализации интерфейса ALI показана на рис. 40.

Для организации взаимодействия процессорного блока цифровой обработки сигналов OMAP-L138 SOM и кристалла программируемой логики XC6SLX45T, а также для подключения внешних устройств в составе архитектуры отладочного модуля Avnet Spartan-6/OMAP Co-Processing Development Board применяются интерфейсы SPI, I2C, EMIFA и универсальный параллельный порт UPP. Структурная схема организации интерфейса SPI в рассматриваемом инструментальном модуле изображена на рис. 41.

Процессорный блок OMAP-L138 SOM

ПЛИС Spartan-6 XC6SLX45T

touch_top/bottom/left/right

i2c0 scl

I2C0 SDA

up spi1 clk

up spi1 scsi

up spi1 moso

up spi1 mosi

up spi1 clk

up spi1 scsi

up spm mosi

up spm moso

ali i2c scl

ali i2c sda

ali rst#

ali irq#

lv_clk_p/n

22 0м ALI_I2C_SCL

+3,3 В KOmW KOM

ali i2c sda

1 lvds clk p/n ,

DS90LV8(MTSQ(x2) U'JiV'li'fc&jlJgS

Разъем ALI (J5)

Рис. 40. Структурная схема реализации интерфейса ALI

в инструментальном модуле Avnet Spartan-6/OMAP Co-Processing Development Board

Рис. 41. Структурная схема организации интерфейса SPI в отладочном модуле Avnet Spartan-6/OMAP Co-Processing Development Board

В отладочном модуле Avnet Spartan-6/ предусмотрены две отдельные шины интер-OMAP Co-Processing Development Board фейса I2C. Одна из этих шин используется

зрзв

Рис. 42. Схема организации интерфейса I2C

в инструментальном модуле Avnet Spartan-6/OMAP Co-Processing Development Board

VDD_OMAP 1,8

EMIFA А[0... 13]

-е.

EMIFA1tS2

EMIFA_OE#

DIR(1,2)

i

Hi".

/OE(1,2)

FPGA_EMIFA_A[0...13]

FPGA EMIFA CS2

FPGA_EMIFA_OE#

FPGA EMIFA WE#

FPGA_EMIFA_BA1

FPGA EMIFA RNW

/FPGA EMIFA EN

VDD_OMAP 1,8 В

Процессорный блок

OMAP-L138 SOM

EMIF^_D[0...15]

LJ

DIR{1,2)

|l0 s e>»1

11 SS lll-ll /OE(1,2)

FPGA EMIFA D[0...15] -/-

Spartan-6 XC6SLX45

/FPGA_EMIFA_EN

1,8 В

VDD_OMAP 1,8 В

EMIFA WAIT1

EMIFA WAITO

1 + 1,8 В /FPGA_EMIFA_EN

-l-l A 1

k^r

His liU

/ОЕ

FPGA EMIFA WAIT1

FPGA EMIFA WAITO

/FPGA_EMIFA_EN

Рис. 43. Схема сопряжения процессорного блока и ПЛИС через интерфейс EMIFA

для сопряжения кристалла программируемой логики XC6SLX45T с внешними устройствами через разъем расширения БМС Вторая шина обеспечивает взаимодействие процессорного блока цифровой обработки сигналов с ПЛИС, аудиокодеком, контроллером интер-

фейса ALI, элементами индикации и управления и внешними устройствами. Схема подключения шин интерфейса I2C в инструментальном модуле Avnet Spartan-6/OMAP Co-Processing Development Board представлена на рис. 42.

Использование интерфейса EMIFA для организации совместной работы процессорного блока цифровой обработки сигналов OMAP-L138 SOM и кристалла программируемой логики XC6SLX45T демонстрирует функциональная схема, приведенная на рис. 43.

Универсальный параллельный порт UPP представляет собой новый параллельный интерфейс компании Texas Instruments, включенный в состав архитектуры мультимедийного процессора OMAP-L138. Он предназначен, в первую очередь, для организации скоростного обмена данными между процессором и ПЛИС или другими процессорами. Структура архитектуры этого интерфейса показана на рис. 44.

Универсальный параллельный порт UPP включает в себя два раздельных канала передачи данных. Каждый из этих каналов поддерживает возможность передачи 8- и 16-разрядных слов данных с частотой, достигающей 75 МГц.

Блок синхронизации узла ПЛИС инструментального модуля Avnet Spartan-6/OMAP Co-Processing Development Board образуют следующие компоненты: кварцевый генератор, панель для установки дополнительного кварцевого генератора в 8-контактном DIP-корпусе, программируемый синтезатор дифференциальных тактовых сигналов и два высокочастотных разъема типа SMA. Центральный элемент блока синхронизации — кварцевый генератор тактового сигнала с частотой 100 МГц. Этот сигнал подается на специальный выделенный контакт кристалла программируемой логики, сопряженный с глобальным буферным элементом, и используется в качестве основного внешнего сигнала синхронизации ПЛИС. Программируемый синтезатор дифференциальных тактовых сигналов выполнен на основе микросхемы CDCM61002 компании Texas Instruments по той же схеме, что и в составе инструментального модуля Xilinx Spartan-6 LX150T Development Board (рис. 10, КиТ № 4, 2011, стр. 73). Этот синтезатор позволяет формировать сигналы синхронизации, соответствующие спецификации стандарта LVDS, с различными значениями частоты в диапазоне от 43,75 до 683,264 МГц. Синтезируемые сигналы могут использоваться не только в составе рассматриваемого инструментального модуля, но и для тактирования внешних устройств. Для этой цели предусмотрены два высокочастотных разъема типа SMA, подключенные к выходам синтезатора. Подробная структурная схема формирования тактовых сигналов в отладочном модуле Avnet Spartan-6/OMAP Co-Processing Development Board представлена на рис. 45.

Блок элементов управления и индикации узла ПЛИС отладочного модуля Avnet Spartan-6/OMAP Co-Processing Development Board образуют четыре кнопочных переключателя, 4-разрядный DIP-переключатель и че-

Канал ввода/ вывода А

Канал ввода/ вывода В

Шина данных А

* Шина управления "(А)

Шина данных В

► Шина управления ■ (В)

Рис. 44. Архитектура универсального параллельного порта UPP процессора OMAP-L138

Рис. 45. Схема формирования тактовых сигналов

в отладочном модуле Avnet Spartan-6/OMAP Co-Processing Development Board

тыре светодиодных индикатора, сопряженные с пользовательскими выводами кристалла программируемой логики. Эти элементы могут применяться в составе разрабатываемых сопроцессоров цифровой обработки сигналов для выполнения тех же функций, что и аналогичные компоненты инструментального модуля Xilinx Spartan-6 LX150T Development Board.

Комплексная схема формирования питающих напряжений включает в себя интегральные стабилизаторы, вырабатывающие напряжения 5; 3,3; 2,5; 1,8; 1,5 и 1,2 В, которые необходимы для питания и согласования всех компонентов инструментального модуля. В качестве входного источника для большинства интегральных стабилизаторов используется постоянное напряжение 12 В, формируемое сетевым адаптером, входящим в состав отладочного комплекта Avnet Spartan-6/OMAP Co-Processing Development Kit.

Разъем расширения, соответствующий спецификации стандарта FMC LPC, позволяет подключать внешние модули мезонинного типа, выполняющие различные функции, в том числе аналого-цифровое и цифро-аналоговое преобразование сигналов. Разъем расширения спецификации PMOD предназначен, в первую очередь, для присоединения периферийных модулей компании Digilent Incorporated.

Подробная информация по работе с отладочным комплектом Avnet Spartan-6/OMAP Co-Processing Development Kit содержится в [25, 26]. ■

Продолжение следует

Литература

1. Зотов В. Особенности архитектуры нового поколения ПЛИС с архитектурой FPGA фирмы Xilinx // Компоненты и технологии. 2010. № 12.

2. Зотов В. Особенности архитектуры нового поколения ПЛИС FPGA фирмы Xilinx серии Spartan-6 // Компоненты и технологии. 2009. № 9.

3. Зотов В. Особенности архитектуры нового поколения высокопроизводительных ПЛИС FPGA фирмы Xilinx серии Virtex-6 // Компоненты и технологии. 2009. № 8.

4. Зотов В. Новое семейство высокопроизводительных ПЛИС с архитектурой FPGA фирмы Xilinx Virtex-6 HXT // Компоненты и технологии. 2010. № 8.

5. Зотов В. Проектирование цифровых устройств на основе ПЛИС фирмы Xilinx в САПР WebPack ISE. М.: Горячая линия - Телеком,

2003.

6. Зотов В. Проектирование встраиваемых микропроцессорных систем на основе ПЛИС фирмы Xilinx. М.: Горячая линия - Телеком, 2006.

7. Зотов В. Embedded Development Kit — система проектирования встраиваемых микропроцессорных систем на основе ПЛИС серий FPGA фирмы Xilinx // Компоненты и технологии.

2004. № 4.

8. Зотов В. Средства внутрикристальной отладки цифровых устройств и встраиваемых микропроцессорных систем, разрабатываемых на базе ПЛИС с архитектурой FPGA фирмы Xilinx — ChipScope Pro // Компоненты и технологии. 2008. № 10.

9. Avnet LCD Interface Specification (ALI) Revision 1.00. Avnet, Inc., 2010.

10. Spartan-6 Family Overview. Xilinx, 2009.

11. Spartan-6 FPGA Configuration User Guide. Xilinx, 2009.

12. Spartan-6 FPGA SelectIO Resources User Guide. Xilinx, 2009.

13. Spartan-6 FPGA Clocking Resources User Guide. Xilinx, 2009.

14. Spartan-6 FPGA Block RAM User Guide. Xilinx, 2009.

15. Spartan-6 FPGA Configurable Logic Block User Guide. Xilinx, 2009.

16. Spartan-6 FPGA GTP Transceivers User Guide. Xilinx, 2009.

17. Spartan-6 FPGA Memory Controller User Guide. Xilinx, 2009.

18. Spartan-6 FPGA DSP48A1 User Guide. Xilinx,

2009.

19. Spartan-6 FPGA Data Sheet: DC and Switching Characteristics. Xilinx, 2009.

20. Xilinx Spartan-6 FPGA DSP Kit User Guide. Avnet, Inc., 2010.

21. Getting Started with the Xilinx Spartan-6 FPGA DSP Kit. Avnet, Inc., 2010.

22. OMAP-L138 SOM-M1 Hardware Specification. Logic PD, Inc., 2010.

23. OMAP-L138 Low-Power Applications Processor Data Sheet. Texas Instruments, Inc., 2009.

24. OMAP-L138 Low-Power Applications Processor User Guide. Texas Instruments, Inc., 2009.

25. Avnet Spartan-6/OMAP Co-Processing Development Kit User Guide. Avnet, Inc., 2010.

26. Getting Started with the Avnet Spartan-6/OMAP Co-Processing Development Kit. Avnet, Inc.,

2010.