CC BY
61
Мікроелектронна та наноелектронна техніка
МІКРОЕЛЕКТРОННА ТА НАНОЕЛЕКТРОННА ТЕХНІКА
УДК 621.373.12:621.396.61:621.396.62
ГЕНЕРУВАННЯ ЧАСТОТНО-МОДУЛЬОВАНИХ КОЛИВАНЬ
Коцержинський Б.О.,д.т.н.,професор
Національний технічний університет України ”Київський політехнічний інститут ”, м. Київ, Україна
Вступ. Постановка задачі
Генерування коливань за методом прямого цифрового синтезу (ПЦС) реалізовано в інтегральних синтезаторах ПЦС. Лідером розробки та виробництва таких синтезаторів ПЦС є фірма Analog Devices (AD)[1]. Тактова частота мікросхем (referenceclock) від 25 МГц до 1000 МГц , розрядність ЦАП від 10 до 14, розрядність акумулятора - регістра слова частоти від 28 до 40, паралельний та послідовний керуючі інтерфейси. Синтезатори фірми мають різні можливості в залежності від робочої тактової частоти. Наприклад, синтезатор AD9835 із тактовою частотою до 50 МГц побудований за класичною схемою: він має два 32-розрядні регістри для зберігання кодових слів , які завантажуються через послідовний інтерфейс. Перемикання цих регістрів апаратним (вивід FSELECT) або апаратно-програмним шляхом дає можливість реалізувати бінарну частотну маніпуляцію. Чотири 12-розрядні регістри фази ( PHASEregister) можуть збільшувати старші 12 розрядів фази акумулятора для виконання фазової маніпуляції.
Синтезатор AD9858 має найвищу тактову частоту 1 ГГц, 10-розрядний ЦАП, 15-розрядну адресу таблиці синусів, спрощений 8-розрядний паралельний та SPI послідовний інтерфейси. Як синтезатор частот AD9858 генерує малошумні гармонічні коливання до 400 МГц, у режимі перестрою-вання частоти (frequencysweeping) він здатний генерувати ЛЧМ коливання зі зміною частоти за 8 нс.
У синтезаторові AD9852 функції керування частотою, фазою та амплітудою значно збільшені. Він використовується як програмований гетеродин у системах зв’язку , радіолокації, бо реалізує FSK та BPSK через один вивід кристала, PSK із використанням інтерфейсу, лінійну або нелінійну частотну модуляцію за вибором та контроль амплітуди. Це все завдяки складній структурі та складному керуванні.
Інтегральні синтезатори фірми EUVIS [2] із тактовою частотою
2.2...3.0 ГГц реалізують фазову модуляцію. Синтезатор DS872 (тактова частота до 3.3 ГГц, 32- розрядний акумулятор, 11- розрядний ЦАП) призначений для швидкої ЛЧМ через 32- розрядний частотний порт . Швидкість зміни частоти - від 8 тактів тактової частоти ( 2.5 нс). Модуляційні харак-
184
Вісник Національного технічного університету України "КПІ" Серія — Радіотехніка. Радіоапаратобудування.-2012.-№49
Мікроелектронна та наноелектронна техніка
теристики синтезаторів фірми EUVIS визначаються зовнішніми керуючими пристроями. Синтезатори як ядро ПЦС призначені для вбудови у відповідні модулі.
Таким чином, генерування коливань із складним законом частотної модуляції можливо в певних межах із використанням дорогих синтезаторів із складним керуванням або використати просте інтегроване синтезаторне ядро із специфічним керуванням, тобто перекласти функції складного внутрішнього керування згаданих синтезаторів на це зовнішнє керування.
Г енерування ЧМ коливань на синтезаторі AD9850
Для демонстрації можливості генерування складних ЧМ коливань вибраний простий класичний інтегральний синтезатор ПЦС AD9850: тактова частота fc до 125 МГц, 32-розрядний акумулятор фази , 10- розрядний ЦАП,роздільна здатність фази 14 бітів, послідовний та паралельний інтерфейси ( цифрове програмування частоти та фази) , вбудований компаратор для створення прямокутних сигналів тактової синхронізації [3].
Модуляційні можливості 1 dac rset синтезатора визначаються його структурою (рис.1) та швидкодією його інтерфейсу (послідовний та паралельний порти, керуючі входи). Він забезпечує фазову маніпуляцію із 5-розрядним керуванням. Характеристики дискретної частотної модуляції залежать від швидкості зміни частоти, яка визначається швидкістю завантаження регістра частоти та часом його підключення до акумулятора фази.
Макет генератора
Для експериментальних досліджень створюється макет генератора складних сигналів (далі ГСС) із керуючої частини (оціночна плата сигнального процесора ADSP-2181) і генераторної частини (синтезатор із допоміжними пристроями) (рис.2). Задіяний паралельний інтерфейс.
FREQUENCY UPDATE/ DATA REGISTER RESET
WORD LOAD CLOCK
1-BIT x b-BITSx 4D LOADS 5 LOADS FREQUENCY. PHASE. AND CONTROL DATA INPUT
Рис.1. Функціональна схема синтезатора AD9850
Оціночна плата Плата блоку
EZKit ADSP-2181 синтезатора
і 1
Блок живлення Блок живлення
Осцилограф-Спектроаналізатор TDS 2014В
Рис.2. Структура макета ГСС
Вісник Національного технічного університету України "КПІ" Серія — Радіотехніка. Радіоапаратобудування.-2012.-№49
185
Мікроелектронна та наноелектронна техніка
Оціночна плата сигнального процесора ADSP-2181 використовується для програмної ініціалізації синтезатора та програмного керування роботою ГСС через паралельний інтерфейс. Вона у свою чергу керується та програмується ПК.
У блоку синтезатора використані: інтегральний синтезатор, два джерела сигналів тактової частоти 25 МГц і 50 МГц ( кварцові генератори), буферні та логічні пристрої для паралельного інтерфейсу, джерела живлення та пасивні компоненти фільтрів. При розробці принципової схеми (рис.3) взяті до уваги стандартні схеми включення синтезаторів, запропонованих фірмою-виробником Analog Devices .
Аналіз часових характеристик синтезатора AD9850 Завантаження регістрів частоти та фази відбувається через паралельний 8-розрядний порт. 8 бітів даних записуються у вхідний 40- розрядний регістр (DATA INPUT REGISTER) на зростаючому фронті сигналу запису W_CLK із автоматичним встановленням адреси у вхідному регістрі для наступного байту. Найменше допустиме запізнення зростаючого фронту W_CLK відносно початку байту даних становить 3.5 нс (тактова частота синтезатора 125 МГц, період 8 нс). Якщо паралельний порт працює на іншій частоті 33.334 МГц (тактова частота сигнального процесора ADSP-
186
Вісник Національного технічного університету України "КПІ" Серія — Радіотехніка. Радіоапаратобудування.-2012.-№49
Мікроелектронна та наноелектронна техніка
2181, період 30 нс), то відповідний перерахунок дає такі параметри:
згадане запізнення 13 нс, мінімальна тривалість даних 13 нс, мінімальна тривалість позитивної частини сигналу FQUD 26 нс.
QATA
W_CLK
FQJJD
Y W ї Vfl 1 m J{ m 1 ш (
ЬэЧ Е- 1 ■Hbrah-Ч Ь.ч Г- 1 -Фїм-К
п п п п п
ь t ^ .J
Р TJ-L ► 1
►OUTPUT UPDATE CAN OCCUR AFTER A NY WORD- LOAD- OLD- FREO^PHASE) NEW FREQ \ PHASE)
AND JS ASYNCHRONOUS WITH THE REFERENCE CLOCK
Рис.4. Часові сигнали паралельного порту для запису даних
Сигнал WR сигнального процесораADSP-218 оціночної плати використовується як сигнал W_CLK. Вищезгадане запізнення становить мінімум 8 нс і може бути збільшеним за рахунок введення тактів чекання. Цей же сигнал у поєднанні із сигналами IOMSA0-A2 служить як сигнал FQ_UD, який завершує завантаження вхідного регістра синтезатора та перевантаження регістра частоти. Вихідний сигнал зміненої частоти з’являється на
виході ЦАП із запізненням на 18 періодів тактової частоти синтезатора fc
( 0.72 мкс на f = 25 МГц ).
Завантаження регістра частоти
Акумулятор фази синтезатора 32-розрядний, відповідно і регістр частоти 32-розрядний, 4-байтний. Вхідний регістр, пов'язаний із вхідними портами, 40-розрядний. Для його повного завантаження потрібне введення 5 байтів (W0... W4) через паралельний порт або 40 бітів через послідовний порт.
У першому байті ( слово W0) 7.3 біти (Phase-b4(MSB)...Phase-b0(LSB)) задають нове значення фази, біт 2 (Power-Down) встановлює режим роботи, біти 1..0 зарезервовані для контролю. Другий байт (слово W1) вміщує 8 самих старших бітів керуючого слова частоти (Freq-b31...Freq-b24), у третьому байті (слово W2) біти Freq-b23...Freq-b16, у четвертому байті (слово W3) біти Freq-b15...Freq-b8 , у п’ятому байті (слово W4) наймолодші біти Freq-b7.Freq-b0.
Для завантаження кожного байта у вхідний регістр потрібен строб запису W_CLK ,а записом у регістр частоти керує сигнал FQ_UD.
Якщо посилати байти з частотою 33.334 МГц, то тривалість завантаження керуючого слова частоти у вхідний регістр становитиме (40*5 +40) нс = 240 нс. Вона може збільшитися за рахунок асинхронності коливань паралельного порту і синтезатора.
Вісник Національного технічного університету України "КПІ" Серія — Радіотехніка. Радіоапаратобудування.-2012.-№49
187
Мікроелектронна та наноелектронна техніка
Рис.5. Часова залежність частоти
Тестовий сигнал
Для тестування ГСС вибраний періодичний сигнал із східчастою часовою залежністю частоти (рис.5).
Спектр сигналу, отриманий у системі Mathcad, зображений на рис.6. Підкреслені частотні складові із збільшеною тривалістю (2.32.7,3.1 МГц). Спектр безперервний у діапазоні 1.9-3.3 МГц.
о'~ ~ ^ --------------------------------------------------|-
1.5 1.7 1.9 2.1 2.3 2.5 2.7 2.9 3.1 3.3 3.5
1.5 f1k 3.5
N-1
Рис.6. Частотний спектр тестового сигналу (частота у МГц)
Розрахунок завантажувальних кодів
Коди поточних частот для завантаження у регістр частоти розраховуються
за формулою код = f*2 /Іс (див. табл.).
Надалі кожний 32-розрядний код розбивається на пачку із 4 окремих байтів, до якої спереду додається байт фази і контролю.
Отриманий масив 5-байтових завантажувальних пачок записується у пам’ять (у даному випадку у пам’ять оціночної плати).
___________________Таблиця
0x00 0x14 0x7a 0xe1 0x46 0x00 0x15 0x81 0x2b 0x02 0x00 0x16 0x87 0x2b 0x02 0x00 0x17 0x8d 0x4f 0xdf 0x00 0x18 0x93 0x74 0xbc 0x00 0x19 0x99 0x99 0x99 0x00 0x1a 0x9f 0xbe 0x76 0x00 0x1b 0xa5 0xe3 0x53 0x00 0x1c 0xac 0x08 0x31 0x00 0x1d 0xb2 0x2d 0x0e
Алгоритм функціонування та програмне забезпечення ГСС
Алгоритм керування дуже простий:
Ініціалізація, циклічно послідовне завантаження у синтезатор для кож-
188
Вісник Національного технічного університету України "КПІ" Серія — Радіотехніка. Радіоапаратобудування.-2012.-№49
Мікроелектронна та наноелектронна техніка
ної частоти 5 байтів кодів і організація потрібної часової затримки.
Керуюча програма оціночної плати читає коди із внутрішньої пам’яті сигнального процесора та виводить їх на свій паралельний порт, який з’єднаний із паралельним портом синтезатора.
Г енерування тестового сигналу
Рис.7 Рис.8
Осцилограми сигналу приведені на рис.7,8. Огинаюча коливань (рис.8) показує,що із зростанням частоти зменшується амплітуда коливань. У синтезатора немає засобів керування виходом ЦАП. Спектр коливань (рис.9) подібний до розрахункового(рис.б), безперервний. Ширина на рівні -40 дБ2.1 МГц (1.6 - 3.7 МГц)
Ref: 90.0 dBuY M1:
RBH: 30 kHz М2:
2.328 MHz/ — MHz/
79.4 dBuY — dBm
UMT FS3DD
Rohde & Schwarz, Munich Fri Jan 27 17:42:29 2012 Version 1.47 from 16.08.2006
CENTER
SPAN
START
STOP
CF-STEPSIZE
REF LEVEL
REF LEVEL OFFSET
RF ATTEN
RBH
VBH
SHEEPTIHE TRACE 1 TRACE 2 MARKER 1 MARKER 2 TRIGGER
4.0008000 MHz
6.0000000 MHz
1.0000000 MHz
7.0000000 MHz
5.0000000 MHz Э0.0 dBpV
0.0 dB Є dB /MAN ЗО kHz /MAN 1 kHz /HAN 661 ms /MAN AVERAGE / 0 SHEEPS BLANK ON
OFF /DELTA FREE RUN
Рис.9
Висновки
Доведена можливість генерування сигналів із складним законом частотної модуляції на пристроях із простими інтегральними синтезаторами. Найменший час перемикання частоти під час зовнішнього керування визначається часом завантаження у синтезатор слова частоти плюс один період його тактової частоти.
Література
1. Інформаційний ресурс www.analog.com/dds
Вісник Національного технічного університету України "КПІ" Серія — Радіотехніка. Радіоапаратобудування.-2012.-№49
189
Мікроелектронна та наноелектронна техніка
2. Інформаційний ресурс www.euvis.com
3. Analog Devices, www.analog.com/dds, ad9850.pdf.
Коцержинський Б.О. Генерування частотно-модульованих коливань. Представлений процес організації генерування сигналів із складною часовою залежністю частоти із використанням простих інтегральних синтезаторів прямого цифрового синтезу від вибору синтезатора, аналізу його часових та модуляційних характеристик, інтерфейсу до створення діючого макета, організації програмованого керування та отримання частотно-модульованих коливань. Результати експериментальних досліджень узгоджуються із теоретичними розрахунками спектрів тестових сигналів. Доведена можливість генерування сигналів із складним законом частотної модуляції на пристроях із простими інтегральними синтезаторами.
Ключові слова:генерування, прямий цифровий синтез, частотно-модульований сигнал
Коцержинский Б.А. Генерация частотно-модулированных колебаний. Представлен процесс организации генерирования сигналов со сложной временной зависимости частоты с использованием простых интегральных синтезаторов прямого цифрового синтеза от выбора синтезатора, анализа его временных и модуляционных характеристик, интерфейса, к созданию действующего макета, организации программного управления и получения частотно-модулированных колебаний. Результаты экспериментальных исследований согласуются с теоретическими расчетами спектров тестовых сигналов. Доказана возможность генерирования сигналов со сложным законом частотной модуляции на устройствах с простыми интегральными синтезаторами.
Ключевые слова: генерирование, прямой цифровой синтез, частотно-
модулированный сигнал
Kotserzhinskyi B. Frequency modulated signal generation. Compound frequency modulated signal generation process with simple integrated direct digital synthesis microcircuit is presented starting DDS microcircuit choice, time and modulation characteristics analysis, interface up to working model, control program design and frequency modulated signal generation. The experimental research results are in agreement with test signal spectrums theoretical computation. The compound frequency modulated signal generation possibility using simple integrated DDS chips circuits is proven.
Key words: generation, direct digital synthesis, DDS, frequency modulated signal.
190
Вісник Національного технічного університету України "КПІ" Серія — Радіотехніка. Радіоапаратобудування.-2012.-№49
