CC BY
52
го происходит электризация частиц инертной пыли. Пыль притягивается к поверхности металлических частиц. Следствием этого является ухудшение качественных показателей металлизированного концентрата. В большей мере это происходит в классе 0-20 мм. Это обусловлено тем, что кинетическая составляющая энергии этих частиц не достаточно велика для срыва этой пыли при традиционном грохочении.
Оценка эффективности внед
В процессе продувки так же обнаружено снижение влажности продукта, что является положительным фактором для дальнейших процессов обогащения. Это является очень актуальным, так как установка будет перерабатывать материал в полевых условиях. Эффективность данной смешанной технологии классификации оценивалась по содержанию железа в классе 0-20 мм и влажности продукта. Эти данные сведены в таблицу 4.
Таблица 4
ения пневматической продувки
Тип классификации Содержание Fe, % Влажность продукта 20-0 мм, %
Без продувки 58,65 12,36
С продувкой 69,56 9,65
Выводы
В результате проведения лабораторных и полупромышленных экспериментов эмпирически была проанализирована эффективность разработанной технологии по селективной переработке шлака. Результаты показали экономическую эффективность разработанных технологических решений. Дальнейшие исследования будут направлены на разработку технологии селективной переработки класса менее 20 мм.
Список литературы
1. Патент РФ RU2145361 С1С22В 7/4, Способ переработки отвальных шлаков / Разин А. Б., Карманов Р. Т., Привалов О. Е., Петлюх П. С., Есенжулов А. Б., Грабеклис А. А.; АКЦИОНЕРНОЕ ОБЩЕСТВО "Транснациональная компания "КАЗХРОМ". № 2347622; заявлено 10.02.2000; опубл. 3.06.2002. Бюл.№8. - 8 с.
2. Пластовец, А.В., Корчевский А.Н., Гуменюк К.В. Комплексное использование и переработка отвального шлака / Вюп Донецького прничого шституту.- Всеукрашський
науково-техн. журнал прн. профiлю. Донецьк - 2014.- № 1-ч.1 - С.22-27.
3. Korchevskiy A., Pla^ovets A. Developing efficient concept of integral processing of secondary metallurgical slag raw material/ Тамбов: сборник трудов международной научно-практической конференции «Современные тенденции в образовании и науке» - 2014. - ч.12 - С. 8-9.
4. SHAKHPAZOV, E.H. and SVYAZHIN, A.G. Slag recycling in ferrous metallurgy, EOSC'97: 2nd European Oxygen Steelmaking Congress, Taranto, Italy, 13-15 Oct., 1997, pp.499-506.
5. Корчевский, А.Н., . Гуменюк К.В., Назимко Е.И. Исследование разделения отходов на концентрационном столе // Proceedings of the XII national Conference with international participation of the open and underwater mining of minerals. Bulgaria, 2013, p. 381-388.
функциональный контроль флэш-памяти nand
Костров Кирилл Александрович
Студент группы МП41-, НИУ «МИЭТ», г. Москва
АННОТАЦИЯ
В статье описан алгоритм проведения функционального контроля флэш-памяти архитектуры NAND. ABSTRACT
This paper describes the algorithm of the functional control NAND flash memory architecture. Ключевые слова: NAND, флэш-память, тест. Keywords: NAND, flash memory, te&.
Благодаря компактности, дешевизне, механической прочности, большому объёму, скорости работы и низкому энергопотреблению, флэш-память широко используется в цифровых портативных устройствах и носителях информации. При разработке мобильных устройств, вычислительных модулей для задач хранения кодов загрузчика, ОС или других необходимых данных необходимо закладывать установку NAND-памяти на устройство. В статье описан механизм проверки NAND-памяти, применяемый на этапах прототипирования устройства и функционального контроля конечных изделий с установленной NAND-памятью.
Микросхемы флэш памяти состоят из элементарных ячеек, которые образуют массив памяти. По организации матрицы ячеек различают архитектуры NOR и NAND. В традиционной организации NOR транзисторы на одном проводе объединяются своими стоками параллельно, как бы образуя логический элемент ИЛИ-НЕ (NOR — Not OR). Эта организация обеспечивает высокое быстродействие произвольного считывания, что позволяет исполнять программы прямо из флэш-памяти (не копируя в ОЗУ) без потери производительности. В организации NAND несколько транзисторов разных ячеек соединяются последовательно,
образуя логический элемент И-НЕ (NAND — Not AND), что дает высокую скорость последовательных обращений[1]. В данной статье будет рассмотрена флэш-память архитектуры NAND Flash.
При описанном выше построении массива памяти обращение к отдельным ячейкам невозможно. Программирование выполняется одновременно только в пределах одной
Page 0 Page 1
4 *
*
Page Р
Block 0
Page О Page 1
Я I 1
i Page Р
- Block 2
с
э о
я: о
О .ЯШ
Page 0
Pagel «
* *
PsgeP
Block В
Page Register
Plane AdífressO
Также стоит отметить, что в секторах флэш-памяти NAND существует серьезная проблема переключения битов (бит становится перевернутым во время записи). Это обнаруживается алгоритмами коррекции ошибок, называемых ECC (Error Correction Code), которые выполняются либо в оборудовании, либо в программном обеспечении.
От РПЗУ других типов микросхемы флэш-памяти отличает наличие непосредственно на кристалле встроенного "программатора" - автомата стирания и записи (АЗС). Он освобождает от необходимости в процессе программирования подавать на выводы микросхемы повышенное напряжение, формировать определенные последовательности импульсов. Все это АСЗ делает самостоятельно и незаметно для пользователя, которому остается лишь с помощью соответствующей команды сообщить адрес ячейки и код, который следует в нее записать, и ждать завершения операции[2].
Для архитектуры NAND Flash разработана спецификация ONFI (Open NAND Flash Interface, открытый интерфейс флэш-памяти NAND) консорциумом технологических компаний, в их числе Intel и Micron Technology, с целью упрощения интеграции флэш-памяти типа NAND в устройства потребительской электроники, компьютерных платформ и
страницы, а при стирании обращение производится к блокам. В этом заключается основная сложность программирования данного типа флэш-памяти. В общем виде массив памяти организован следующим образом: страницы объединены в блоки, блоки - в суперблоки (planes), а суперблоки - в логические блоки (LUN - Logical Unit) (см. рис 1).
промышленных систем. В данной статье будет приводиться описание алгоритма функционального контроля флэш-памяти MT29F128G08 на отладочном модуле МСТ-03РЕМ-би с использованием документации к этому изделию, а также спецификации 0№Г
NAND-память подключается к процессору 1892ВМ12Т через контроллер NAND. Контроллер NAND обеспечивает настраиваемый временной интерфейс обмена данными с подключенной NAND памятью. Работа с памятью заключается в отправлении команд в командный регистр, адресов ячеек и блоков - в адресный регистр, записываемые или считываемые данные - в регистр данных. Функционал контроллера заключается в следующем: вместо отправки данных по адресу определенного регистра данные отправляются по адресу, в который включен тип командной последовательности. Под командной последовательностью подразумевается последовательность байт, в которую могут входить отправляемые команды и адреса в требуемой последовательности (например, 1 слово данных, 2 слова адреса и т.п.). Также в этом микроконтроллере реализована возможность отправки 32-х байтных слов. Каждый байт этого слова микроконтрол-
Рисунок 1. Организация памяти NAND Flash
лер отправляет по соответствующим регистрам исходя из типа командной последовательности.
В NAND Flash используется двумерная система адресации: column address(адрес столбца) и row address(адрес
строки). Первый тип используется для доступа к байтам или словам в пределах страницы. Второй тип используется для адресации к страницам, блокам или логическим блокам[3] (см рис. 2).
MSB LS В
LUN Address Block Address Page Address
Рисунок 2. Адрес строки (MSB - Mo& Significant Byte, LSB - Less Significant Byte).
Прежде чем начать тестирование устройства необходимо считать с него идентификационные данные для проверки работоспособности. Для этого подаётся команда 90h (Read ID) в командный регистр. После этого отправляется в адресный регистр либо 00h для считывания идентификационного номера производителя и конфигурации устройства, либо 20h для считывания 4-ёх байтного кода ONFI.
Затем следует отключить защиту памяти от записи (WP -Write Protect). Для этого необходимо подать на входной сигнал WP микросхемы высокий уровень напряжения, чтобы стали доступны команды записи и стирания. Или же сделать это программно, записав в регистр защиты флэш-памяти NAND ноль.
Перед записью данных необходимо стереть блоки, в которые при тестировании будет производиться запись. Для этого подаётся команда Block Erase (60h - D0h). Сначала в командный регистр подаётся 60h, затем в адресный регистр отправляется последовательно 3 байта адреса строки (адрес блока), начиная с младшего байта. Команда завершается отправкой D0h в командный регистр. Логический блок (LUN), в котором происходит стирание, становится недоступным (busy) на определенное время, поэтому необходимо прове-
рять состояние бита готовности статусного регистра (Status regi^er, SR).
Теперь можно приступать непосредственно к записи и чтению проверочных данных флэш-памяти. Самый простой способ записи во флэш-память заключается в использовании команды Program Page (80h - 10h). В командный регистр подаётся 80h, затем в адресный регистр отправляется последовательно 3 байта адреса строки (адрес первой страницы), начиная с младшего байта, и 2 байта адреса столбца (смещение относительно начала страницы). После этого идут циклы записи данных в ячейки флэш-памяти, заполняются двухбайтовые ячейки общим размером в одну страницу. Процедура записи страницы завершается отправкой в командный регистр 10h. После этого логический блок, в котором происходит запись становится недоступным, так как данные из регистра перемещаются в массив памяти. Окончание записи проверяется по состоянию бита готовности статусного регистра. Схема команды приведена на рисунке 3. Временные задержки tADL и tWB - выполняются NAND контроллером. Задержка tPROG - выполняется с помощью проверки состояния бита готовности.
Cycle type —фотпгпа п d^ Ad dress ^ Add ress ^ Ad dress ^Address Add ress ^-( Pin Din ^ Pin ^ Din )—фот man d^
-фоттапс^-^ Pout \—
1 1 VB 'PfiOG
\ ï J
Рисунок 3. Схема команды Program Page.
После завершения записи во флэш-память следует произвести чтение страниц в выбранных блоках и верификацию данных. Для этого предназначена команда Read Page (00h - 30h). В командный регистр отправляется 00h, далее следуют 3 байта адреса страницы и 2 байта адреса столбца, после чего подается команда 30h. Логический блок, в котором происходит запись становится недоступным. Окончание передачи данных следует ожидать, при этом проверяя состояние бита готовности статусного регистра. После этого прекратить вывод статуса отправкой команды 00h в командный регистр и начать циклы считывания данных. После проведенных манипуляций производится верификация данных, то есть сравниваются данные, которые записывались во флэш-память и данные, которые считались с неё.
Заключение. В работе было приведено описание алгоритма проведения функционального контроля флэш-памяти NAND на примере микросхемы MT29F128G08, подключенной к отладочному модулю MCT-03PEM-6U на базе про-
цессора 1892ВМ12Т. На этапе прототипа программными средствами обнаружены 2 ошибки подключения памяти. На основе результатов верификации данных можно сделать вывод о работе данной микросхемы, а также о подключении её к отладочному модулю.
Список литературы
1. Гук М.Ю. Аппаратные интерфейсы ПК. Энциклопедия / СПб.: Питер, 2002, ISBN 5-94723-180-8. - 285 с.
2. Долгий А. Программирование микросхем Flash-па-мяти. Радио 8/2000, ISSN 0033-765Х. - 20 c.
3. Open NAND Flash Interface Specification, Revision 4.0, 04.02.2014, 67 - 69 с, 168 - 171 с.
4. Raghavan P., Amol Lad, Sriram Neelakandan. "Embedded Linux Sy&em Design and Development", ISBN 0849340586. - 92 с.
